简化和加快验证

半导体工程坐下来讨论未来的验证和丹尼尔Schostak,手臂的和验证架构师;硬件工程副总裁泰Garibay神话;在戴尔EMC Balachandran Rajendran,首席技术官;萨阿德Godil Nvidia的应用深度学习研究主管;高级主管Nasr Ullah SiFive性能架构。以下是摘录的谈话。可以找到这个谈话的一部分在这里。

与RISC-V SE:,这是一个新的指令集架构,是什么改变了的工具和方法。这些是一样的其他人使用吗?

Ullah:在我的前一份工作中,我们使用人工智能在简单的东西报道你最可能影响的领域。这些都是像机器学习算法。我们人与人工智能方法我们做更复杂的东西。问题是,软件是如此复杂,让人真正了解我们在做什么是很困难的。这是一个非常艰难的过程,试图得到一些更复杂的机制。说,在SiFive,我们发现开源带来的挑战和机遇。SiFive模型是基于RISC-V我们提供技术,和我们的客户可以进行修改。他们可以添加指令和不同的事情提出自己的机制。一个问题是,我们需要一个验证方法这是一个连续体。它需要从我们的客户。 And that results in us having to work with every single EDA vendor primarily because everybody uses something different. In addition to that, a lot of the open source development is done with open-source tools. For example, Verilator, which is a very fast Verilog simulator, FireSim, which is a very fast emulation platform — these are all open source tools that came out of UC Berkeley and other universities that are used extensively. And making those work with standard commercialized tools will take standards effort. We’re looking into that. We have to use the same the tools that we’ve used before to be much more thorough, but we also have to figure out how we can integrate all these open source methodologies in there. We use Chisel, which helps generate RTL. So there are some differences. It has to be generated and tweaked to do all the things we want to do, and with a very complex chip design that can be problematic. The problem just increases in having interoperability between all the different methodologies. That has become a very big problem in our area.

Garibay:回到AI,古典机器学习技术从80年代和90年代开发的时间计算的稀缺性,他们严格限制。和环境,我们在不一定描述工作。但是,当你看问题的大小,你不能做深度学习类型的事情。如果你看看适合深度学习的类型的问题——教学电脑麻将或下棋,或教学自然语言处理非结构化数据——这些都是非常简单的问题相比,200亿年晶体管芯片如果你思考的状态数和相互依存的状态。所以能够做的深度学习州的数量在我们的一个大芯片目前是不可能的。有很多玩的机器学习技术,但深度学习将继续是一个挑战。

Rajendran:这些都是简单的问题,但他们有很高的价值。最终目标是要找出验证周期是否真能找到错误吗?我有朋友告诉我,他们从不退休验证测试。不管他们写了一些年前永远不会退休。即使它不再是被覆盖了,他们还在那里。在EDA,每个公司做同样的事。从来没有一个过程图,“嘿,这个测试真的找到一个缺陷吗?我们需要开始退休的测试用例。我们可以把40000的核和VCS许可去做,但这不是一个有效的利用我们的时间。我们还没有与戴尔的技术,但在管道。我们想要的目标。

Schostak:这取决于你在谈论什么样的测试。如果你看一下验证环境,一个已经改变了很多。总是有经典的直接测试用于评估某种程度的合规Arm架构。Arm指令集架构的一部分吗?建筑许可,他们必须有信心,他们已经实现了我们的实现基础架构将一起工作。如果你看经典约束随机单元级,甚至模拟,随着时间的推移,你会看到进步。我不担心不删除测试不是有用的。它是更多关于重申这个问题以不同的方式。如果你运行约束随机的,你怎么知道什么时候停止?你不能建立一个覆盖模型,表达了一切关于设计,你不一定的名字是有趣的关于设计的一切。 And it’s that type of saturation problem which I think is difficult. And that is rephrasing when to get rid of a test to, ‘I’ve got all of these different tests to run on, and which one is going to be the subset that finds all of the bugs?’

SE:当我们进入5 nm, 3 nm设计?很多新的芯片没有被数以十亿美元计的单位。上市时间是非常紧张的,很多这些芯片是高度定制的。

Ullah:你是对的,卷现在少得多。手机制造商可以卖成千上万的单位,而且可能有100000个核心使用。我们可以运行所有的测试和新老测试。但是在一个初创企业有很多资源少,少了很多的客户。我们需要开始回去的一些旧方法经典的人工智能的东西来帮助我们。或者,我们进入另一个模式,我们不买所有这些核心。我们进入一个订阅模式,以1美元一天,你可以得到一个核心。它必须便宜,人们需要这样做感到舒服——不仅为核心,但仿真和所有的其他资源。但是我们必须做出一些改变,因为你不会有很多公司想出了这个巨大的资源了。是否我们把更多的软件或者使用硬件的另一个不同的模式,我们需要使这种变化。 And with all these new technologies, it’s only going to get worse

Garibay:你指出的问题有些正交因为唯一的芯片,可以去3海里的船在数以百万计的单位。这是唯一的方法你能基金面具,更少的设计。即使设计成本是零,掩模组本身是禁止的。但在28日,22日,甚至16 nm,你开始看到一个很有趣的趋势更多的定制芯片。这就是整个模型,使更多的创新。我们甚至开始看到更多的定制的模拟芯片,我从没想过我们会看到。能够有效地验证这些东西足够是真的回到过去——90年代——当我们有一个蓬勃发展的ASIC业务在世界上,有很多定制的芯片。但这些并不复杂。现在他们定制的和复杂的。

SE:但当你想到3 nm芯片,事实是,它是一个3 nm数字芯片与别的包装,因为即使你下来整个芯片到3海里不会得到足够的功率和性能优势证明扩展为代价的。chiplet模型就是这样的一个方法。但不管这是如何实现的,您需要验证芯片放到包中。如何改变?

Garibay:我认为这是一个天赐良机,因为最后它增加了另一个级别的模块化。现在我们可以说,有一个chiplet边界,我们要确认chiplet隔离。它有super-well-defined接口。“这是一个可以解决的问题,一旦解决了你几乎可以把它放在架子上。可能会有一些有趣的问题你会发现当你与其他东西塞在一起。但是我们已经,我们做这些大规模发放几十亿晶体管芯片。即使我们做了模块之类的,设计师将运行一个线从这里到那里解决问题在创建另一个。的硬边界chiplets会使很多的创新,因为它让问题在一定程度上可以解决的。

Godil:这是非常有趣的,我们现在有这种模块化。这种模块化开辟了新的边界,验证的新维度。即使在最好的设计接口,你永远有功能缺陷的风险,对吧?所以你总是要验证这些东西放在一起。但是现在你已经模块化,可以有一些组件可用。你可以使用,在一个看看模拟平台,直接连接实际上模拟和验证芯片之前你带出来。我们将会看到更多的芯片都是建立在不同的阶段。作为硅可用这些阶段,你不会被模拟了或者运行一个仿真平台。你会将芯片直接和验证它与其他模块还没有到来。开辟了一个全新的工具和支持的可能性,我们还没有真正考虑还没有建立起来。

Garibay:它非常类似于我们今天所做的与作为PCIe进行系统级仿真。所有接口的芯片作为PCIe是定义良好的。你设计的标准,然后你钩起来,我们模仿作为PCIe VIP接口芯片1,芯片,芯片,芯片4。我们不要做大量的模拟所有这些芯片在一起。我们假设检查他们单独对一个标准的接口是足够的,你可以模型在一起在一个软件系统。

Schostak:它不会让手臂的模型很大的差异,因为手臂一直是一个IP提供商。手臂使其改变我们的内部边界在哪里,我们的合作伙伴接口与我们同在。从实际的验证我们应用,它不会改变很多内部除了做一点在芯片内流说这些东西肯定会一起工作。手臂一般担保,当外部合作伙伴把这个IP和缝合在一起,它通常会工作。我们不保证缝合。你可以引入bug。但回到PCI Express是一个明确的标准,从一些经验我们有模棱两可的标准。如果你建立一个完全有效的解释,这可能是验证使用贵宾,然后另一个公司构建一个完全有效的解释PCI,当你试图把这两位IP一起他们仍然可能不正确地一起工作。定义接口或入口点,我们将确保他们更精确的比我们现在看到的一些接口。

Godil:我想扩展一下。这个问题我们是否可以侥幸贵宾实际模拟接口和与其他芯片作为PCIe验证完成联系到贵宾。关于chiplet api,我们要有时间像作为PCIe等发展成熟的接口标准,这花了很长时间定居吗?或将创新驱动我们更快?如果我们说我们只会使用“诱导多能性”,我们限制自己成熟定义良好的接口,这就限制了创新。我想看到验证流使我们去没有太明确定义的api,能够创新的api和接口,然后弥补,通过允许我们来验证他们即使我们没有其他贵宾。例如,当我们正在建设我们的gpu,我们总是作为PCIe技术最先进的。当我们创3,没有芯片,创3可用。如果你去任何EDA工具的供应商,他们都是规划建设创3贵宾,但他们都没有。所以我们必须建立一切靠自己。即使作为PCIe的新版本,它不像这是一个解决问题。 It is really uncharted territory, and it’s a lot of work to go figure out how to make your chip work with a new standard that nobody worked with. With chiplets you’re going to see more innovation on the interfaces, and you’re not going to limit yourself to standardized ones. But again, the tools and the flows have to catch up. If you don’t have a way of verifying them, then nobody’s going to use them. There’s an opportunity for us on the verification side. If we can provide a way to go enable verifying these new interfaces, then we’ll see a lot more innovation.

Ullah:现在我们给他们一个芯片。我们也一直到磁带。但我看到的是他们更改芯片,他们把不同部分。需要非常精确的互操作性。可能是有问题的,如果你希望所有这些东西一起工作。也许我们的解决方案是给的东西是金,无论是RTL VIP或虚拟模型。我们的客户才能确保一切工作正常。我们不能做自己。它来自于客户。但我们必须确保这些东西都是可互操作的,他们与任何客户使用的工具集。 That is becoming to be a bigger problem. We’re having to do a lot more collaboration with all the EDA vendors now than before to make sure everything works together. There has to be a joint partnership between us, the chipmakers and the folks who are going to put out the product to the customer.

Rajendran:我是一个大风扇的模拟器平台。开发用于工作的方式是你需要黄金复制或黄金版的东西,把它从一个团队到另一个,说,“嘿,这是好的。使用它。”这样的循环不是去工作如果你计划部署和创建一个产品几乎每一个1.5到2年。你用不同的方式来做事情。关系到一个组织的文化。我一个巨大的风扇的模拟器,因公司而异的你如何使用它。不仅仅是模拟。我们也用它来模拟系统加速度和加速度。但是有很多的软件组件进入芯片。 There’s a power benefit in going to the lower nodes, but the software drains a lot more power out of it. You can implement solutions to certain problems in your chip, or you can implement those in software. It’s easier to implement in software, but it’s going to cost you more in terms of power. So coming back to the design, you need a platform that’s able to verify holistically as every piece of that design keeps changing. Emulation is a key component, whether big or small. Right now, only the big companies have emulators. The small companies don’t. But that seems to me to be the wrong approach. It’s okay for them to buy 30,000 or 40,000 cores, but you can run simulations much faster on an emulation platform.