中文 英语

毫升,UVM分享同样的缺陷


许多人必须对UVM抓耳挠腮,机器学习(ML)的共同点,这样他们可以被描述为拥有相同的缺陷。在这两种情况下,这是一个缺陷遗漏在某种意义上。让我们先从ML,特别是对象识别。十年前,Alexnet,再加上gpu,设法击败所有的对象检测系统,依靠tradit……»阅读更多

测量处理器错误提高Testbench质量的复杂性


经常有人问我一个问题“当处理器验证完成?”或换句话说“我如何测量的效率我testbench和我怎么能确信的质量验证?“没有简单的答案。业内有几种常用指标覆盖面和缺陷等曲线。虽然他们是绝对必要的,但这些并不足以达到…»阅读更多

道德的报道


有多少次你听到的话,比如“验证任务设计时要高出尺寸双打吗?”The implication is that every register bit that is created has doubled the state space of the design. It gives the impression that complete verification is hopeless, and because of that little progress has been made in coming up with real coverage metrics. When constrained rando...»阅读更多

智能覆盖优化:验证关闭在升华


覆盖在每一个方面的验证对于今天的复杂的IP和芯片设计。覆盖率指标提供重要反馈验证什么,没有什么,尤其是自动化使用刺激生成技术。所有现代的硬件设计和验证语言包括构造功能覆盖率的规范和支持一系列结构性coverag……»阅读更多

使用人工智能和bug发现其他错误


调试开始重新思考和使用芯片变得更复杂和更紧密地集成到包或其他系统,特别是在安全、关键任务应用程序的平均寿命大大延长。今天,主要的检查方法使用无处不在的约束随机/覆盖率驱动的验证技术,或正式确认techn……»阅读更多

简化和加快验证


半导体工程坐下来讨论未来的验证和丹尼尔Schostak,手臂的和验证架构师;硬件工程副总裁泰Garibay神话;在戴尔EMC Balachandran Rajendran,首席技术官;萨阿德Godil Nvidia的应用深度学习研究主管;高级主管Nasr Ullah SiFive性能架构。以下是摘录…»阅读更多

SoC Co-Emulation使用Zynq董事会


你曾经做的一组项目,你必须把你的工作与同事的不同的工程学科,但缺乏一个有效的手段,这样做影响了项目的总体结果?对于软件和硬件工程师开发一个SoC,各自工程的合并努力验证的目的是一个巨大的挑战。早期的…»阅读更多

深或广泛的正式呢?


是否应用[getkc id =“33”评论=“正式确认”]技术半导体设计广泛或深是一个很难的问题。它取决于什么是最好的方式来获得最大的投资回报率。你想确定很难找到错误,并得到一定程度的信心一块呢?努力应该放在哪里?它是通过深度,这意味着一个团队的专家或专家必须b…»阅读更多

验证和确认兄弟


在今年DVCon,道格·阿莫斯的阶段(getentity id = " 22017 " e_name =“导师,西门子业务”]午餐演讲赞助。对于那些有但决定跳过午餐,希望传统的强制推销,你犯了一个错误。阿摩司是其中一个罕见的人知道如何注入幽默,教学和营销到一个演示,这样……»阅读更多

验证是必要的多少?


集成电路设计流的出现以来,从RTL描述像Verilog语言或硬件描述语言(VHDL),项目团队一直与多少验证可以而且应该由原来的RTL开发者。Constrained-random方法基于高级语言如[gettech id = " 31021 " t_name =“e”]或[gettech id = " 31023 "评论= " SystemVerilog "]进一步巩固了t的角色……»阅读更多

←旧的文章
Baidu