重新设计FinFET

半导体产业仍处于早期阶段finFET时代，但是晶体管技术已经在经历一场巨大的变革。鱼鳍本身也在进行改造。

在第一代finfet中，鳍相对较短且呈锥形。在下一波浪潮中，预计机翼将变得更高、更薄、形状更矩形。这反过来有望在finFET中提供更大的驱动电流，以更低的功率实现更快的芯片。

然而，这并不容易。在finfet中重新设计翅片既具有挑战性又昂贵。有许多设计和制造的权衡。它需要大量困难的制造步骤，这些步骤属于一个宽泛定义的称为鳍工程的部分。

鳍工程是整个finFET难题的关键部分。“鳍工程将变得重要，”斯里尼瓦斯·班纳(Srinivas Banna)说GlobalFoundries．“但在其他方面也没有变得更容易。尺寸越来越小。您还必须集成各种元素，例如间隔器和源/排泄结构。问题是，我们如何才能把这些元素塞进设备，同时还能提供更高的性能。”

无论如何，仅在鳍工程领域，问题就很清楚了。在16nm/14nm及以上的工艺条件下，鱼鳍会变得多高多薄?它们会是什么样子?这在finFET的大图像中意味着什么?

鳍工程
几十年来，业界一直将传统的平面晶体管纳入设计，但由于短通道效应，这项技术在20nm处耗尽了天然气。因此，该行业正在向finfet发展，在finfet中，电流的控制是通过在鳍的三面各安装一个栅极来完成的。

一般来说，一个finFET可以有两个到四个鳍在相同的结构。鱼鳍间距是鱼鳍宽度和鱼鳍间距的总和。芯片制造商希望在每个节点将鳍间距扩大0.7倍。光刻工艺决定了鳍的间距。

同时，每个鳍都有不同的宽度、高度和形状。翅片是用沉积、蚀刻和其他步骤开发的。当然，闸门也有各种特点，即闸门长度。

在一个finFET生产流程中，衬底最初要经过各种光刻步骤，即基于间隔的制版。在这个过程中，衬底上形成了类似间隔的结构。然后，在这些结构之间，蚀刻机在基材上雕刻出垂直沟槽，从而形成鳍片。“然后，你改变蚀刻配方。你给它一个轻微的锥形角，然后向下蚀刻。这就是我的STI(浅沟隔离)。顶部变成了我的鳍，”雷扎·阿哈瓦尼说林的研究．“鳍和STI是在一个蚀刻完成的。以前在平面上不是这样的。所以在这个部分，它稍微简单一些。”

然后，使用沉积工艺用氧化物填充空间。顶部部分被抛光，然后该设备经历凹槽蚀刻步骤。最后，沉积栅极氧化物，随后形成栅极。

显然，流程是具有挑战性的。制模和蚀刻是最困难的步骤。“你必须控制(鳍宽)涉及数十亿个晶体管。你还得控制鱼鳍的高度。我还必须控制STI高度，”Arghavani说。

成本是另一个因素。事实上，由于光刻成本和其他因素，英特尔已经表示，其整体晶圆成本在14nm时有所增加。“这个过程正变得越来越复杂。这可能需要更多步骤，”英特尔晶体管技术集团高级总监亚当•布兰德(Adam Brand)表示应用材料．“但如果你能在单位面积上生产两倍的晶体管，就能(抵消)更昂贵的晶圆成本。”

尽管面临挑战，英特尔还是在2011年推出了世界上第一个finfet。英特尔的第一代finfet采用22nm(最后一个不需要双模制程的节点)，其鳍形类似于梯形。该技术的鳍距为60nm，高度为34nm。鳍宽约13nm。

最近，英特尔推出了14纳米的第二代finFET技术。鳍距和高度均在42nm处测量。据估计，鳍的宽度约为8纳米。“(更高更薄的散热片)改善了散热片的静电性能，”英特尔高级研究员兼工艺架构与集成总监马克·波尔(Mark Bohr)说。“也许更重要的是，它在低电压下有更好的性能，部分原因是它的可变性更低。”

在14nm工艺上，英特尔也有充分的理由转向矩形鳍片。梯形鳍需要更多的掺杂，这可能会导致变化。“在所有情况下，直鳍比锥形鳍表现更好，”Lam的Arghavani说。“这与静电有关。阈下坡度要好得多。”

与此同时,IBM，台积电globalfoundries -三星二人组正在加快他们最初的16纳米/14纳米finfet。(GlobalFoundries授权三星的14纳米finFET技术。)这些供应商没有透露他们finFET结构的确切尺寸，但趋势是非常高，薄和矩形的鳍。

在评论行业的总体趋势时，GlobalFoundries的Banna表示，更薄的鳍片有几个优势。“细鳍可以实现非状态泄漏控制，因为闸板的顶部和底部都更近，可以很好地控制通道。这意味着该设备可以快速开关，这意味着您的次阈值斜率更好，泄漏更低，”Banna说。

至于鳍的高度，问题变得更加复杂。事实上，芯片制造商决定了给定IC设计的鳍的整体高度。IC设计人员希望有更高的鳍片来实现更大的驱动电流，但有一些实际的限制。当然，翅片的高度必须遵守设计规则。更高的鳍片也会导致不必要的电容增加。

IC设计人员必须做出一些权衡。“一旦你根据缩放要求确定了鳍距，那么给定产品的鳍高就确定了。鳍的高度是我们在工厂里可以控制的，”Banna说。“但如果你增加鳍片高度，你必须观察电流与电容的改善率。然后你必须找到一个适合鱼鳍高度的最佳位置。”

例如，英特尔处理器往往具有高驱动电流。“他们需要一个在相同Vdd下有更大电流的设备。所以，他们去了一个更高的鳍，并把鳍带得更近。拉近鳍片也会降低电容。”

在晶圆厂流程中也存在权衡。应用材料公司的布兰德说:“并不是说越高越好。“当然，如果你是电路设计师，个子越高越好。但从工艺制造方面来说，更高的鳍片难度更大。在进行蚀刻和间隙填充步骤的难度方面，存在权衡。”

接下来是什么?
在16nm/14nm的节点上，翅片工程的趋势是显而易见的，但在10nm节点和更远的节点上呢?鱼鳍预计会变得更薄，更紧密。鳍的高度可以有两个不同的方向——更高或者保持不变。

目前，该行业倾向于一个方向——保持鳍片高度相对不变，但改变通道材料。事实上，业界正在考虑在10nm和/或7nm的pMOS中添加锗的混合物。通过这种方式，芯片制造商可以提高性能，同时避免不必要的电容。Lam的Arghavani说:“所以，我们把鱼鳍做得尽可能高。”“但为什么不把材料换成硅以外的东西呢?硅本质上具有更高的电子和空穴迁移率。”这是我们行业目前关注的下一个节点，可能是10nm或7nm。”

其他人也同意。“你希望(鳍片)变得更窄，以适应闸门的尺寸。这是已知的。至于鳍宽，我们讨论的是从10纳米到6纳米或7纳米。”IBM高级技术人员特里•胡克(Terry Hook)表示。“更高的鳍在TEM上看起来更好。但我看不出鱼鳍需要更高。我更关心的是功率密度，如何释放电流并真正利用它。”

与此同时，基于目前的路线图，芯片制造商将把目前的硅基finfet扩展到10纳米。但在7纳米技术上，这个行业可以向两个方向发展。有一种观点认为，今天的finfet将在10nm时耗尽气体，这促使人们需要一个新的7nm晶体管架构。

但另一种思想流派的势头正在积聚，在这种思想流派中，今天的finfet将扩展到7纳米。在这种情况下，芯片制造商正在考虑将翅片宽度从10nm节点的8nm缩小到7nm节点的5nm左右。Sematech公司工艺、材料和ESH项目经理Chris Hobbs表示:“人们已经展示了5纳米宽的鳍片。“问题是你能得到一个线条边缘粗糙度和光滑度都不错的鳍吗?”

然而，在7纳米时，鳍能长到多高还有待观察。“现在下结论还为时过早，”霍布斯说。“这是一个优化问题。你需要考虑你需要什么样的驱动电流以及设备的性能。”

还有其他的考虑。“当然，实际过程的挑战和控制，以及非常薄的通道的基本器件问题都带来了限制，”亚伦·西安(Aaron Thean)说IMEC．这包括缺陷、移动性损失和访问阻力增加。此外，使翅片更高也增加了不太理想的FEOL寄生耦合电容。”

那么，在多大程度上，业界可以重新设计10纳米及以上的鳍?答案围绕着另一个问题——金融业能把finFET扩展到什么程度?finfet可以在5nm处触壁。“你可以从8纳米到5纳米。这仍然提供了一种减小翅片宽度和减小浇口长度的方法。”“但在5nm处，根据模拟工作，人们看到量子力学限制效应开始改变通道中载流子的行为。这将导致许多阈值变化。在5nm以下，我们不得不担心设备控制问题。”

到那时，半导体行业可能需要下一代晶体管技术。芯片制造商正在探索几种选择。总而言之，这将为晶体管带来更多的未知，如果不是另一次改头换面的话。