负电容带来普遍性能提升。
铁电场效应晶体管随着研究人员开始开发和测试下一代晶体管，存储器开始显示出前景。
衡量晶体管效率的一种方法是亚阈值摆动，这是将漏极电流增加一个数量级所需的栅极电压的变化。以毫伏每十年为单位，在传统的mosfet中，它受玻尔兹曼电子能量分布的限制为kT/q。在室温下大约是60毫伏/十年。
随着设备规模的缩小，这种限制变得更加繁重。如果电源电压恒定，则需要越来越高的电荷密度才能产生等量的电流。
设备设计人员有两个选择来减少阈值下波动(SS)。他们可以使用具有不同物理性质的不同开关机制，例如隧道FET，或者他们可以找到一种方法，在不增加栅极电压的情况下增加栅极电容。后一种选择激发了人们对铁电晶体管(FeFETs)的兴趣，它将铁电电容器与传统的介电门电容器串联在一起。
铁电材料最初作为潜在的非易失性存储元件引起了业界的注意。铁电材料具有内置的电子偶极矩。(它们与铁磁性材料类似，因为铁电体通常不含铁。)施加一个足够强的电场可以逆转材料的极化，即使电场被移除，极化仍然存在。极化的衰减率——材料的迟滞——创造了一个“记忆窗口”，允许铁电电容器存储先前的电荷状态。FeRAM设备就是基于这种行为的。
图1:铁电极化随电场的变化。来源:维基
解释负电容
在正极化和负极化状态下，铁电电容器均表现为正电容εA/d。(A是平板的面积，d是它们之间的距离，ε是介电常数。)
正如Imec的首席科学家Anne Verhulst在最近的IEEE电子设备会议(IEDM)上所解释的那样，切换极化会导致铁电(MFM)电容器的电荷瞬态下降。如果MFM电容器与晶体管的栅极(MIS)电容器串联，这种瞬态会在栅极处产生电荷增加。所谓的“负电容”效应可以在至少部分晶体管的电压-电流曲线上产生低于60 mV/decade的亚阈值摆动。HfO中铁电行为的发现2使fefet成为cmos兼容的潜在解决方案，解决了行业最具挑战性的规模化问题之一。
嗯,也许吧。在FeRAM器件中非常有用的迟滞效应导致了fefet的开关延迟。目前还不清楚无迟滞器件是否仍然会表现出负电容效应，特别是在前沿电路所需的高开关速度下。关于负电容效应在多大程度上是FeFET结构的基本特征，还是电荷捕获的不可靠人工效应，或两者兼而有之，一直存在争议。在IEDM上，一些共识开始出现。
优化FeFETs
公认的FeFET(或cfet)结构似乎是一个具有TaN电极的铪-锆氧化物(HZO)电容器，放置在HfO的顶部2栅氧化层。(SiO2在一些实验研究中使用氧化物。)东京大学的Jin Chengji和他的同事发现，增加锆含量会增加电容，最终会导致反铁电行为，磁滞回线会顺时针而不是逆时针移动。大多数提议的装置都含有大致等量的铪和锆。
Shinji Migita (AIST，茨城县，日本)指出，与MIS电容器相比，MFM电容器可以存储更多的电荷。他的团队的设备使用了10纳米厚的Hf0．5Zr0．5O2，最大电荷密度为30 μC/cm2，结合3.8 nm厚SiO2，其最大电荷密度为2.7 μC/cm2．注入过多的电荷到栅极电容器在最好的情况下是没有帮助的，在最坏的情况下会导致介电击穿。
因此，通过匹配两个器件的电容可以获得最佳结果。虽然大多数研究是通过调整顶部(MFM)电容器的面积来实现的，但优化的生产工艺可以将两个电容器的厚度和面积视为可调参数。几个小组在区域匹配FeFET器件中展示了无迟滞的陡峭SS性能。
下一个重要的挑战是铁电极化动力学。铁电电容器的极化开关需要有限的时间。
铁电层中的单个颗粒是二元的——它们在任何特定时刻都是正极化或负极化。加州大学伯克利分校的林延凯及其同事进行了一项模拟，其中铁电是多晶的，具有一定的晶粒尺寸和开关场分布。降低开关场和提高脉冲率——这两者在商业器件中都是可取的——会导致不均匀的铁电行为和不一致的电流流动。
较差的界面和晶体质量会产生电荷陷阱，在一定程度上抵消铁电行为。
路线图之外:负电容和新兴器件
虽然负电容晶体管的大部分兴趣都指向相对近期的平面MOSFET和finFET结构，但一些研究人员也将这一概念应用于新兴器件。在Imec上，将单晶PZT电容器与InGaAs TFET栅极串联，产生的SS值低至40 mV/decade。国立台湾师范大学的研究人员实现了更低的SS，在具有HZO门的高比例栅极全方位纳米片fet中平均为22 mV/ 10年。最后，香港理工大学的一个研究小组使用了HZO/Al2O3.堆栈作为二维WSe的栅极2晶体管，实现最小18.2 mV/decade SS。
总的来说，这些结果表明铁电电容器可以为任何提出的后mosfet结构提供普遍的性能提升。
|
|
|
|
|
|
|
|
|
|
留下回复