Imec的研究人员发表了一篇题为“面向高性能晶体管电路的2D半导体晶圆级集成的挑战”的技术论文。
“在生产中引入用于高性能逻辑应用的高规模2d电路预计将在基于硅薄片的cet器件之后实现。在这里，我们对大规模二维逻辑电路全晶圆集成所需的要求、发展现状以及需要弥合的差距的定义进行了概述。如今，2D设备的典型测试工具是在实验室环境中完全集成的单片设备，但已经证明可以转移到fab环境中更大规模的设备。”
找到这里是技术文件．2022年9月出版。
Schram, T.， Sutar, S.， Radu, I.， Asselberghs, I.， 2D半导体高性能晶体管电路晶圆级集成的挑战。广告脱线，202,2109796。https://doi.org/10.1002/adma.202109796。
相关阅读
新材料为新设备打开大门
2D材料增加了工艺挑战，但提供了显著的性能优势。结构、晶体管、材料的巨大变化
谁在新一代芯片中做什么，他们预计什么时候做。
新一代晶体管有什么不同
先进的蚀刻技术是纳米片fet的关键未来节点的演化路径。
小功能的高价格
在高na曝光堆栈中，抗蚀剂只是一个开始。
留下回复