实现高质量、光滑表面的顶部megapillars整个晶片和统一megapillar高度。
史蒂文·t·梅耶,布莱恩Buckalew, Kari Thorkelsson
作为集成电路设计师带来更复杂的芯片功能分解成更小的空间,异构集成,包括3 d堆叠设备变得越来越有用和具有成本效益的方式混合和连接各种功能的技术。其中一个异构集成平台获得增加验收是高密度扇出wafer-level包装(FOWLP)。主要优势这包装解决方案包括substrate-less包,降低热阻,提高电气性能。是more-than-Moore处理的一个例子,除了纯粹的摩尔定律扩展技术有助于提供更大的集成和良好的经济学。
高密度扇出包装了牵引解决手机的外形和性能要求包装。这种技术的关键构件包括分配层(RDL)金属和megapillar电镀。再分配层用于硅片上的高密度连接路由到低密度印刷电路板的连接。多层rdl需要为了使信号路由。
如图1所示,megapillars垂直金属连接,连接的水平。焊料从顶部放置在megapillars死去,并使用焊料回流连接完成。
图1所示。插入器结构在2.5 d包装。
的Megapillars大小:他们通常大约五倍高和宽更标准铜柱。传统的方法是使用传统的电镀。这是一个漫长而缓慢的过程,但最大的问题是,这一过程通常会产生不可接受的非均匀结果。电镀megapillars不同高度与当地的电流负载密度,和某种程度的凸起或凹陷的可能结果的顶部mega-pillars而不是生产所需的平面(图2)。的高度和feature-shape背景辐射会导致需要额外的后续整平步骤(例如,CMP),不可靠的连接,这将降低设备性能,提高整体处理时间和更高的成本。
die-layout变异影响这些电镀结果包括特征形状、宽度、纵横比周围的光刻胶的厚度和密度特性在一个给定的地区。跨越的距离可以晶片,这些差异可能会发展之间的死,或个人的特性。
试图解决这个问题的方法之一是在目标板多余的金属厚度,然后镀扭转极化电流。这将腐蚀后添加金属以高度分布窄或离开megapillar平的顶部。但是这种方法可能不是有效的改善均匀性在各种长度尺度,并经常导致可怜的形态,产生粗糙mega-pillar表面点蚀和腐蚀。
图2。一些常见的变化观察到当电镀megapillars,包括装载问题,碟形,凸起。
林与专有的过程称为Durendal解决了这个问题。它得到高质量、光滑表面的顶部megapillars整个晶片和统一megapillar高度。整个Durendal过程可以在执行SABRE 3 d工具。
图3。统一的、高质量mega-pillars SABRE 3 d使用Durendal过程中获得的。下面的图片比较mega-pillar高度晶片边缘(左)和(右)晶圆中心。
过程提供了一种经济有效的方法死叠加的方式给予良好的收益率和稳固,可靠连接。我们预计,在未来,Durendal过程将是一个重要的贡献者FOWLP采用的增加作为一个死亡堆积的包装技术。
布莱恩Buckalew是湿的技术总监林研究设备和技术解决方案。
Kari Thorkelsson高级工艺工程师Lam沉积产品组的研究,对电沉积的包装工作。
|
|
|
|
|
|
|
|
|
|
|
|
留下一个回复