嵌入式fpga的案例增强和扩大

嵌入式FPGA，一个集成到ASIC或SoC的IP核，正在赢得转换。系统架构师开始看到eFPGAs的好处，它提供了可编程逻辑的灵活性，而不需要fpga的成本。

可编程逻辑对于加速需要频繁更新的机器学习应用程序特别有吸引力。eFPGA可以为一些架构师提供发布他们知道需要频繁更新的产品所需的掩护。

现场可编程门阵列(fpga)传统上被认为对大多数应用来说过于昂贵，通常被降级为原型，或为新兴标准提供上市时间优势。但经济状况正在发生变化。将可重编程结构集成到SoC中越来越被视为一种可行且有价值的选择。

“使用eFPGA，您可以定义查找表(lut)、寄存器、嵌入式内存和DSP块的数量。您还可以控制纵横比，I/O端口的数量，在功率和性能之间进行权衡，”Kent Orthner说Achronix．“与此同时，该行业正在接受异质性。你需要不同的积木来做不同的事情。所以你可能有一个安全的块，这是一个efpga发挥良好的地方。他们可以很专业，但你不必一直保持这种状态。”

图1:可编程加速SoC。来源:Achronix

这改变了FPGA技术的经济性。“多年来(可编程逻辑)非常昂贵，”华为公司基于fpga的合成软件工具高级产品营销经理乔•马莱特(Joe Mallett)表示Synopsys对此．“每个LUT的成本很高，在硅上获得可用的组合逻辑太昂贵了。拐点在40纳米左右，然后每个LUT的成本变得足够低，你可以在SoC或ASIC上放置足够的逻辑，这是有意义的。”

自40纳米技术首次问世以来，已经过去了十多年。的首席执行官Geoff Tate说:“建筑师需要一段时间来考虑一种新的工具，并设法让他们的头脑围绕它Flex Logix．“五年前，嵌入式FPGA开始出现。(建筑师们)在此之前从未有机会思考这个问题。随着时间的推移，随着教育和理解，以及技术可行并准备投入生产的演示，我们看到架构师们正在弄清楚如何最好地利用嵌入式FPGA。”

eFPGAs的几个特点和趋势现在很有吸引力:

1. 产品灵活性被视为主要的应用程序，现在向新节点的迁移正在放缓，对产品灵活性的需求也在增加。
2. 映射到FPGA结构的算法可以优于许多其他处理选项，同时保持可升级。
3. 集成减少了零件数量，从而降低了成本。
4. 集成提供了额外的安全性，并增加了应对未来威胁的灵活性。
5. eFPGAs可以通过在现场升级产品来延长产品寿命或增强商业模式。
6. 一种包括FPGA结构的新型微控制器可能是未来的一种选择。

产品的灵活性
很少有人声称传统摩尔定律仍然适用于大多数产品开发。“对于大量的设计，你不需要所有的7纳米技术的进步，”Frank Schirrmeister说，at的产品管理和营销高级集团总监节奏．“对他们来说，较小的节点可能就足够了，这样一来，嵌入SoC的FPGA的灵活性就很好了。”

eFPGAs的可编程性使IC功能在芯片开发完成后可以动态更改。“这使得单个IC能够解决不同的用例集，并适应不断变化的需求，而不是强迫开发另一个ASIC，”Brian Mathewson补充道Mentor是西门子旗下的企业．“与传统门中实现的相同逻辑相比，采用可编程逻辑结构可能会在功耗、性能和设计成本方面造成损失。这促使目标应用程序在成本和灵活性之间进行权衡。”

但有时传统的大门没什么意义。Flex Logix的Tate说:“如果我们考虑串行I/O，有很多相关的标准，人们希望能够灵活地实现所有这些标准。“但你不必把整个串行I/O都放入eFPGA。所有标准的大部分内容都是一样的。”

图2:Flex Logix具有可重构数据路径的推理芯片架构。

Tobias Welp，工程经理OneSpin解决方案对此表示赞同。“可编程I/O是一个流行的应用程序。除了产品变化之外，它还促进了新界面标准的使用，这些标准可能仍有问题需要解决，并计划在未来修订中添加其他功能。”

扩大市场规模是有道理的。Quicklogic可编程IP高级工程总监Himanshu Sanghavi表示:“市场是分散的，因此单位容量较小，非常适合eFPGA部署，因为单个SoC可以通过定制eFPGA上的逻辑来针对多个用例。”“这样的市场就是一个物联网．虽然整个市场的规模非常大，但许多子领域都在物联网的保护伞内，从家庭自动化到可穿戴设备再到各种智能传感器。这些部分中的每一个都有不同于其他部分中的用例的特定需求。”

性能
机器学习正在为产品增加一些新的要求。OneSpin的Welp指出:“FPGA结构可以添加到soc中，以实现引擎和处理器的变化，并具有特定领域的指令集。”“在某些情况下，可能会将机器学习和其他关键应用程序的算法映射到硬件中，然后随着结果的改善而改进设计。”

SoC设计人员不断评估其应用程序的竞争解决方案之间的性能和灵活性权衡。“在频谱的一端，通用可编程处理器通过软件提供了最大的灵活性，而在频谱的另一端，定制的固定功能块设计在RTL提供最好的电源/性能特性，”Quicklogic的桑哈维说。“fpga介于两者之间，比通用CPU提供更好的功耗/性能，比固定功能RTL更具灵活性。因此，嵌入式fpga最适合于SoC设计任务，对于这些任务，一定程度的后硅可编程性是必须的，但纯软件解决方案无法满足应用程序的性能或功耗目标。”

降低集成成本
主流FPGA供应商长期以来一直在将越来越多的功能集成到他们的设备中，使它们成为具有大量可重编程结构的soc。“FPGA供应商现在提供完全符合soc标准的高端设备，包括cpu、专用引擎和大内存，”Welp说。相反，SoC开发人员现在有能力将FPGA结构嵌入到他们的设计中，以提供高度的灵活性。任何一种类型的芯片都可以被称为异构计算平台，它丰富地混合了固定处理器、可编程引擎、可编程逻辑和内存。”

但有一个重要的区别。嵌入式可编程逻辑公司Menta的董事总经理兼业务发展副总裁Yoan Dupret说:“传统的fpga有一些高级固定块，他们希望客户能够使用其中的一些。“FPGA和将FPGA结构嵌入到SoC之间的主要区别在于，你不认为它是一张白纸，可以用eFPGA做任何你想做的事情。提高功率/性能/面积的一种方法(PPA)的权衡是限制你将使用的架构，这并不难，因为你的ASIC或SoC已经限制了它们将拥有的应用程序的数量。”

安全
对于联网产品来说，安全性越来越受到关注。“eFPGA允许开发人员灵活地做一些事情，比如改变安全协议，使他们的芯片适应不断变化的市场和客户需求，”Tate说。“考虑到设计芯片的成本很高，只要能延长芯片的使用寿命和应用广度，就能提高投资回报率。”

这在芯片有望持续10年或更长时间的应用中尤其重要，例如汽车或工业市场。今天实施的安全措施在十年后可能不会被认为是安全的。

延长寿命，改变经济
对于已部署的产品，还可以延长产品寿命。Sanghavi表示:“eFPGA的灵活性有助于延长SoC的上市时间，因为在SoC投入生产后，可以通过使用eFPGA来解决新用例。与双芯片解决方案相比，嵌入式FPGA在面积、功耗和成本方面都有优势。”

这可能支持开发新的业务模型，以便向部署的产品添加额外的功能，从而将业务模型从纯销售模型更改为服务模型。

此外，eFPGAs可以对整个设计过程产生根本性的影响。而不是开发另一个具有新IP的芯片，相同的芯片可以更新甚至应用于新的市场。

Achronix的Orthner表示:“随着芯片开发成本的上升，衍生品的成本正变得越来越重要。”“你希望你的钱能得到尽可能多的好处。这允许您将ASIC的NRE分散到许多不同的功能和市场。你可以开发一个芯片，然后把它作为十几个不同的部件出售。”

这种方法可以涵盖从soc到微控制器的所有东西，微控制器长期以来一直用于需要软件灵活性的产品。

“今天，几乎所有的客户都自己编程FPGA，”Tate说。“如果你要制造和销售一款由客户编程的芯片，这就会带来一系列的支持和业务问题。公司希望构建一个可以进行编程的芯片，以确保他们完全理解硬件和软件中的所有问题，以及他们可以首先控制一切。然后他们就可以着眼于下一步，即让客户对其进行编程。”

体系结构方面的考虑
集成eFPGA织物可以通过几种方式完成，但必须仔细考虑预期的应用。Synopsys的Mallett说:“主要有两种类型的集成。“一个被用作加速器，可以在处理过程中做一些繁重的工作，另一个更多的是潜在的错误修复、硅配置或秘密武器，这些都不会被公众看到。这些是eFPGA的不同用例。对于重加速，它将用于加速功能，它更接近于带有嵌入式处理器的独立芯片的想法，但织物数量更少。”

如果没有适当的考虑，整合可能会导致令人失望的结果。Tate说:“架构师需要了解权衡，以及如何以最少的代价从eFPGA中获得最大的优势。”“人们开始思考灵活性有多好，但随后他们试图把一大块芯片放进eFPGA中。他们最终发现它太大太贵了。建筑师必须弄清楚如何使用它。他们必须检查RTL，并确定哪些部分需要灵活，哪些部分可以保留在硬连接逻辑中。他们必须划分架构，这需要一些工作和思考。他们应该尽可能少地使用灵活的eFPGA架构，以最小化面积成本，但仍能获得所需的灵活性。”

面料的上浆很关键。“有几种不同的方法来解决这个问题，”Sanghavi说。“如果SoC设计人员对他们计划映射到嵌入式FPGA的硬件有很好的想法，他们可以使用供应商提供的工具来决定结构的大小。或者，在许多情况下，SoC设计人员使用嵌入式FPGA，因为他们不确定在IC的生命周期中需要什么硬件，并且需要在多个系统设计中摊销高SoC设计成本。在这种情况下，最好使用最大的eFPGA，仍将满足SoC的模具尺寸预算。织物越大，后硅时代的灵活性就越强。”

这可能是一个微妙的界限。Mentor的Mathewson补充道:“eFPGAs的大小取决于它们所服务的功能。“今天的soc中内置的额外灵活性总是有用的，但建立这种灵活性也有影响。提前限制你的潜在设计空间是至关重要的。”

这取决于终端市场。Cadence的Schirrmeister说:“如果你有一个周围有固定组件的FPGA的人，你有特定的产品类别，比如有很多FPGA的大型设备，因为你有视频和处理片段要映射到它，而其他人可能只有较小的FPGA部分。”“你需要计算出FPGA需要多少数据访问来提供I/O带宽，你需要计算出处理需求，这决定了速度和大小。你可以通过一些示例应用来做到这一点。”

这个问题类似于为软件调整内存大小。“你永远不可能有足够的软件内存，但这并不意味着你可以负担得起你喜欢的东西，”Tate说。“我们提供的工具可以确定，对于各种RTL，数组需要多大，运行速度有多快。然后他们必须做出判断，因为你永远不知道未来会发生什么，也不知道我的RTL会变得多大。”

今天人们用什么判断?Menta的Dupret表示:“一旦客户确定了几个代表性应用程序的需求，就可以评估他们所需的资源。“他们可能会增加固定数量的资源。有些人可能会选择10%，而另一些人可能会选择50%。今天这真的是一个猜测。”

电源管理
功耗降低很重要，但当考虑到灵活的资源，如eFPGA时，就变得更加困难了。“所有的晶体管都会漏电，除非你安装电源门控，这也是有代价的，”Tate说。“对于一些应用，特别是40nm及以上的应用，功率是非常关键的，他们希望包括功率门控功能。一般来说，在28nm和16nm工艺上，人们更关注速度，功率限制会影响性能。”

功率门控也会导致合成复杂化。Mallett说:“当你研究soc时，你有能力根据使用需求打开和关闭区块。”“现在有了更多的独立权力控制。当你将FPGA组合成SoC时，它很可能被打开和关闭，被编程和重新编程，所以你必须意识到这些可能性。你必须意识到你是如何编程块的，以及它是如何与系统相关的。对于合成，我可能在FPGA中有多个功率域，我需要照顾并知道这意味着什么。这可能会改变我的设计方式，因为如果你跨越电源域，你必须确保正确的部件都是通电的。”

重要的权衡是一个特定函数所消耗的能量。Dupret说:“当你在处理一个对功耗非常敏感的应用程序时，比如物联网应用程序，eFPGA的尺寸通常要小得多，用于的应用程序数量也更有限。”“他们不需要有那么大的扩张空间。但另一方面，架构师必须摆脱eFPGA总是会占用大量空间和功率的思维模式，因为可能有很多情况下情况并非如此。它甚至可能比其他解决方案更节省面积或更节能。”

这增加了产品开发的复杂性。的首席执行官Max Odendahl说:“随着集成的不断增加，编程模型变得更加复杂Silexica．“工程师现在需要考虑应用程序如何分布在处理元件和FPGA结构中，并知道如何对每个元件进行编程。在设计过程中还必须考虑系统级内存依赖性和缓存一致性。EDA工具供应商将需要跟上步伐，并提供有助于简化编程模型的实用程序。”

有关的故事
是什么让芯片设计成功?
最大限度的灵活性不再是产品成功的可靠途径。虽然灵活性的存在是有目的的，但它也可能是一种负担。
超越CPU
随着cpu的不断发展，性能不再局限于单一的处理器类型或进程几何。
人工智能芯片架构的竞争到边缘
各家公司都在使用各种芯片架构作为武器，将人工智能推向前沿。