关闭电源完整性的差距

电压降一直是一个重大的挑战。早在130 nm,专业工具被用于确保足够的局部解耦电容(开瓶)细胞插入除了大开瓶实现SoC。但高级节点复杂化和进一步增加复杂性。

这些技术挑战基础能力,扩展性能和区域优势,必须解决为了使半导体产品盈利的业务,说,公司的首席执行官Teklatech。“权力相关的挑战是最紧迫的。电压降导致可怜的权力的完整性,这是越来越严重的趋势是先进的节点。电源必须关闭为了完整性差距摩尔定律继续有效。”

虽然相对容易投入足够的去耦电容来处理一次性事件,强调电网,一个强大的开瓶的解决方案也必须应付几个连续的应力循环。耗尽当地开瓶,它不再是有效的,彼得•格林哈尔希说手臂研究员兼技术总监在公司的CPU。“在这一点上传播电路优惠和不正确的值。最新的节点,目前执行频率的设计,它是一个组合的电感和电容效应创造最大的挑战。”

主管Arvind Shanmugvel应用工程有限元分析软件表示同意。“电压降在集成电路芯片设计者一直是一个问题,由于寄生功率输出的RLC网络。在先进技术节点,这个问题已经加剧了因电源电压迅速下降。现在尖端soc设计16 nm或7纳米技术节点。7海里过程目前的工作电压500 mv。相比之下,一个年长的32 nm制程的工作电压是900 mv。晶体管的阈值电压在两个技术节点然而,并没有改变多少。反过来,这导致一个小得多的噪声容限(Vsupply - Vthreshold)为7 nm节点,设计师在设计过程中需要考虑。”

电压降芯片的性能有直接影响。如果一个设备的电源电压是破坏,开关速度直接影响。这将导致时间路径和放缓会影响芯片的性能。电压降超出设备的噪声的利润率也会导致错误的逻辑传播和芯片的失败。考虑到先进技术节点的失败的成本是相当高的,需要确保所有的操作模式在签字之前,检查电压噪声问题Shanmugvel说。

具体地说,发生了什么,有了这个向下移动到高级节点等finFET技术,操作电压供应也向下移动亚伏范围,如0.55 v,杰瑞赵解释说,产品管理总监,权力在签收节奏。“虽然我们的电源是减半,我们仍然包装更多的电路到死。反过来,这需要一个更复杂的电网网络比以往任何时候都。强大的电网设计很重要,因为任何变化的电压值就可以导致电网电压下降到一定程度,有效供给的门(实例)减缓它的性能。这是一个时间的问题,甚至可能导致故障时电压降(ir降)。后一种情况显然是一个硅失败由于电压降。”

另一个方面是掌权的完整性电迁移(EM)的现象,这是由于强劲的电流(电子)流动沿金属丝在很长一段时间。新兴市场的影响是,它可以缩小或打破一个金属丝,创建一个可靠性问题。为了避免侵犯他们,应该小心,目前不超过其限制基于金属线的几何和物理特征。这样的限制,或新兴市场规则,定义良好的半导体制造商。不幸的是,类似于刚果民主共和国规则,他们也变得非常复杂的从一个流程节点生成到另一个地方,特别是在finFET节点,因为3 d晶体管的结构和几何形状越来越精致,他说。

EM规则后应仔细编码到芯片设计工具,如数字实现(地点和路线)和埃米尔(电迁移和IR降)签收,并尽可能使用指导设计师设计更清晰。分析设计的电源完整性问题,应该有一个“全面解决方案”包跨越晶体管门和芯片系统,赵说。

“不仅我们应该有这样的分析工具,但是我们也应该有这样的分析和设计实现之间的联系,这样我们可以加速设计关闭,”他说。”分析工具,和路线工具应该理解电压发生和造成它,然后寻求一个解决方案。这一致的设计过程应该早在布图规划阶段,在此期间电网可以评估它的力量。后的另一种方法解决一个大电压降违反地点和路线是“按摩”一个当地附近放置到一个“侵略者”的细胞,这可能会减少甚至消除电压降。在新兴市场方面,一个很好的例子是部分扩大金属丝或大小司机细胞消除信号EM违反。”

不过,搬到finFETs的最大优点之一是超低电压操作,设备可以在0.5 v函数和经常甚至低于,玛丽安说白色和伯纳黛特特•默特尔就其中的产品营销董事设计小组Synopsys对此。他们指出这立即提供动态电能节约,但是可以引入新的时机挑战由于变异和波形畸变效应的影响。“有更多的变化与小finFET过程几何图形,尤其是在10纳米,下面,由于收缩节点过程和各种石印的线对齐效果。超低电压,变化更加放大,波形失真也是由于导线电阻的增加和米勒效应(高电容)。”

还应该注意的是,芯片的电压降的问题不是孤立的,Ansys Shanmugvel断言。“我们看到越来越多的跨包电压噪声和董事会相关的问题,。不当开瓶包或董事会计划或阻抗不匹配会导致全球电压噪声问题在较低的频谱。先进的3 d包装计划如(台积电)InFO-WLP(扇出晶圆级封装)另一个维度添加到仿真的复杂性。包中所有不同的晶片,随着RDL micro-bumps,需要适当的电压噪声建模模拟。这些设计也需要解决高容量与分布式或弹性架构来解决他们的仿真需求。”

此外,高级节点的设计复杂性也大大增加了。随着越来越多的功能被集成在同一SoC,设计师需要模拟多个操作模式以及几个PVT的角落。这些场景需要分析电压降在所有模式以确保正确的操作。

设计师通常有一定的电压降应满足在这些场景。到达适当的切换场景的设计过程中不是一项容易的任务。的场景应该是逻辑上一致,显示本地化交换事件和全球交换事件压力芯片上和包/板动力输送网络。确保这个场景覆盖的关键电压降签字对这些先进的技术节点,Shanmugvel说。

有关的故事
达到功率预算
为什么权力仍然是一个问题,如何将变得更糟,能做些什么。
SoC电网挑战
SoC的动力输送网络的效率如何,多少他们过度设计,以避免大量的问题吗?
实现限制功率优化
为什么动态,静态泄漏和热在整个设计过程中需要处理的问题。
SoC设计电网
没有工具,确保最优的动力输送网络,行业转向启发式和工业的建议。