中文 英语

标签:IR降

最小化EM/IR对IC设计可靠性和性能的影响
通过乔尔Mercier- 2022年9月13日-评论:0

随着技术和代工工艺节点的不断进步，集成电路(ic)的设计和验证变得越来越困难。在5nm及以下节点，随着行业从鳍级场效应晶体管(finFET)转向栅级全能场效应晶体管(GAAFET)技术，挑战变得更加明显。有许多问题……»阅读更多

超过5nm:埋入式电源轨道和后侧电源综述
通过技术文件链接- 2022年8月19日-评论:0

UT Austin、Arm Research和imec的研究人员发表了一篇题为“Sub-5 nm技术节点的地下电源轨道和后侧电源的整体评估”的新技术论文。在这里找到技术文件。2022年7月出版。S. S. T. Nibhanupudi等人，“Sub-5纳米技术节点的埋式电源轨道和后侧电源的整体评估”，在IEEE Transactions…»阅读更多

VLSI CAD中的机器学习:片上电网设计案例研究
通过技术文件链接- 2022年4月15日-意见:0

摘要随着超大规模集成电路(VLSI)技术的提高，片上电网的设计越来越具有挑战性。在VLSI CAD的这一设计阶段，为了将电源和地连接到晶体管或逻辑块而生成电网。然而，由于电源电压的缩放和芯片单位面积晶体管数量的增加，电网设计已…»阅读更多

克服动态IR-Drop日益增长的挑战
通过PV斯- 2022年3月24日-意见:0

红外降噪一直是芯片设计中的一个问题;当电流在任何电阻下沿任何路径传播时，电压会降低。欧姆定律可能是每个电气工程师要学习的第一件事。但是，近年来，与IR-drop(有时称为电压降)相关的挑战已经大大增加，特别是随着电路swi /ground电网中的动态IR-drop。»阅读更多

制造更持久的复杂芯片
通过埃德·斯珀林- 2021年9月23日-评论:0

《半导体工程》与Ansys副总裁兼半导体总经理John Lee共同探讨了先进封装和节点的设计挑战;Synopsys设计集团总经理Shankar Krishnamoorthy;Xilinx的杰出工程师Simon Burke;加州大学圣地亚哥分校CSE和ECE教授安德鲁·康(Andrew kang)。本次讨论在Ansys IDEAS公司举行。»阅读更多

防止芯片在测试过程中燃烧
通过布来安梅奥- 2021年3月9日-评论

管理IC测试过程中产生的热量变得越来越困难。如果没有适当的缓解措施，很容易产生如此多的热量，以至于探测卡和芯片实际上可以烧毁。因此，实现温度管理技术正在成为IC测试的关键部分。“我们谈论系统，说系统很好，”高级管理人员阿伦•克里希纳莫蒂(Arun Krishnamoorthy)表示。»阅读更多

PowerPlanningDL:基于深度学习的片上电网设计可靠性感知框架
通过技术文件链接- 2020年12月31日-评论:0

印度古瓦哈廷理工学院CSE系学术研究论文。摘要:“随着芯片设计复杂性的增加，VLSI物理设计已经成为一项耗时的任务，这是一个迭代的设计过程。电源规划是VLSI物理设计中配电规划的一部分，其中电网网络的设计目的是为所有底层设备提供足够的电力。»阅读更多

为一连串物理效应做准备
通过安Mutschler- 2020年8月13日-评论:0

3D晶体管和封装的进步继续在给定的占地面积内实现更好的功率和性能，但它们也需要更多地关注密度增加和垂直堆叠带来的物理效应。即使是在3nm的平面芯片中，也很难同时构建薄的和厚的氧化物器件，这将对从功率到…»阅读更多

嵌入式片内传感织物在当今前沿技术中的实现
通过Moortec- 2020年7月8日-评论:0

本白皮书全面介绍了嵌入式传感织物在当今前沿技术中的实现，以及如何通过提高SoC设计的性能和可靠性，使当今的先进节点半导体设计工程师受益。随着CMOS技术的进步，晶体管通道长度的缩放到纳米(nm)尺寸，密度…»阅读更多

低电阻防止IC设计中的故障
通过Fady福- 2020年5月28日-意见:0

作者:Fady Fouad, Esraa Swillam, Jeff Wilson当你在对抗一个威胁时，你通常需要你所能召集的所有抵抗。另一方面，在集成电路设计中，最小化电阻是成功设计电源结构的关键。随着技术节点的进步，金属变得越来越窄，电阻水平上升，压降(IR)和电迁移(EM)问题也越来越多。»阅读更多

←老帖子

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu