准备接二连三的生理效应

3 d晶体管和包装的发展继续使更好的力量和性能在一个给定的足迹,但他们也需要更多地关注生理效应源于增加密度和垂直叠加。

即使在平面芯片开发的3海里,它将更难以建立薄和厚氧化设备,这将影响从噪声。包装与其他芯片只会让问题复杂化,这些取决于这些芯片是放置在一个包中。

“这将更难以建立I / O细胞电压大于1伏特,”Andy Heinig表示的有效电子部门弗劳恩霍夫IIS的自适应系统的工程部门。“此外,模拟性能将产生负面的影响,或没有面积缩小。因此,据估计,每3纳米设备需要支持设备在老的模拟技术,以及I / O细胞为标准协议,如显示器、相机、等,不能降低的电压水平。这不是直接的意思2.5或3 d和许多新包类型会解决这个问题。”

由于小型化物理效应是一个更大的担忧。虽然这些影响一直存在,他们往往忽视了设计团队在老流程节点,因为他们可以通过大量工厂付保证金设计规则。3海里,然而,有一个权力和性能损失增加利润率,和薄电介质,增加动态功率晶体管密度,和更大的对各种类型的噪声,热,和过程变化迫使生理效应设计的最前沿。

“我们希望小事和更好的东西,但后来小型化和晶体管技术的进步带来各种各样的生理效应时电气、热、机械、和可靠性,”加里说对啊,高级研发经理Synopsys对此。“所有这些影响整个设计流程。”

设计团队需要考虑从目前在薄电线漏电电阻增加,增加金属密度和路由拥塞引起的密度增加。

反过来,“这带来了信号完整性问题,因为线太近了,“对啊说。“密度的增加也导致增加供应困难,晶体管。如果你想要低电压,因为低功率放大所有的问题不仅仅是低功率。就像节约水。这并不意味着不使用水。低功率是在给定的性能要求。事实上,许多低功耗系统实际上是高性能的,他们不是低功率的功率。这只是一种权力的有效利用。这些原始力量增长带来热与机械问题,我们还没有看到在过去。加上晶体管小型化,渴望去2.5 d / 3 d,打开另一个大麻烦。”

图1:3 d-ic动力分析。来源:Synopsys对此

这个词可以令人困惑,因为3 dfinFETs和gate-all-around场效应晶体管3 d结构,但是他们也被堆放在3 d包。底线,他们每个人都增加了复杂性的设计,当一起使用同一个包中添加更多的复杂性。

丽塔说:“现在我们有额外的寄生,霍纳,高级职员在Synopsys对此产品经理。“我们需要提取三维寄生,所以提取过程需要更长的时间,仿真过程会比较长。当然,你需要担心所有的这些额外的寄生在一个二维的世界并不存在。现在要2.5 d / 3 d包中,你会在z方向了。在包装、三维空间中,你可以得到小的外形设备、规模更小的包,和小ICs但这些越来越小的复杂性是非常严重的。”

的一个重大问题是提供足够的电流,这些包的所有部分而不影响其他部分的设计,特别是在低电压是必需的。

说:“小型化增加单位面积能耗对啊。“multi-chip包带来了额外的挑战,因为电力需求从底部到顶部死亡。所以模具之上需要依靠中间模和底模供电。这是一个明显的问题。但小型化也限制了power-carrying能力,所以现在我们看到的资源给电网在增加,信号,导致占用的资源。这意味着有一个更严格的权衡,因为你需要花更多的资源对权力和小型化的功率密度的增加,也带来了更严重的热力和机械问题。如果你回去十年,我们没有在意热力和机械问题。你可以散热,这并不是一个主要的设计问题。现在,所有这些更小的晶体管,和2.5 d / 3 d包装,您需要考虑,在设计过程的早期。同样,所有这些复杂性之际,设计师和他们只是面对这些物理效应”。

图2:电力铁路分析电阻和电容元件。来源:Synopsys对此

2.5 d和3 d技术变得越来越普遍,随着半导体和系统公司努力获得更多的现有系统,影响整个行业的,包括内存和接口IP领域。

“通过使用3 d技术等HBM,常见的动态随机存取记忆体在3 d技术和堆栈配置,你明显增加带宽随着技术基本相同,“高级产品营销主管弗兰克铁表示IP核Rambus。

然而,这有一个连锁反应。“说你有一个3 d DRAM,这是非常宽,缓慢,“铁解释道。“有1024个数据行。你如何处理这些吗?这是2.5 d技术的由来。你要放的插入器。然后你要把SoC插入器,这意味着所有的信号——是否通过HBM DRAM中得通过一个硅插入器。我可能有一个并行转换器在我的SoC。现在必须通过插入器,。所有这些必须考虑。除了生理效应,也有制造问题和可靠性问题。所以当你得到更多的系统的性能,以及一个规模更小的可能,至少在HBM的情况下,你得到一个好的权力配置文件——现在你已经有了所有的在一个非常小的足迹。我们已经花费了大量的时间在如何处理不同类型的通道。我们用来做PCB信号完整性。现在我们要做整个信号完整性挑战在矽通过。”

硅插入器非常电阻渠道。“好消息是他们短期和更好的控制在一个温度范围内像硅,但现在有不同的效果,你没看到普遍在传统的PCB,”他说。“这通道的阻力是导致很多斗争,因为你想要得到好的信号质量。所以你必须看所有通道周围的不同的参数,如金属的厚度、宽度的金属,金属的放置,所有这些是相对较新的设计师。甚至更有挑战性,因为有三个不同的铸造厂,都有不同的设计规则,他们必须处理,所以我们不只是做一次。我们必须经历这个过程对于每个铸造节点,和每个客户想做一些不同的东西。”

2 d和3 d
大量的计算是进行单个晶体管布局和示意图、提取、布线后的后仿真的角度来看,营销总监约翰·弗格森说Calibre刚果民主共和国导师,西门子业务。“这或多或少蛮好用的SoC的今天。在某些情况下,它不会,因为最终要辞职一个SoC东西——特别是如果BGA的地方。然后你将会有一定程度的额外压力。但是当我们谈论这些2.5 d和3 d包,你把东西在彼此之上,你把tsv,和你有各种microbumps和其他各种各样的场景,你真的可以扭曲你的芯片的方式,你没有预测。导致可靠性问题,但也会使晶体管的表现方式,你没有预料到。”

处理这些问题很棘手。“算出来的最好的方法是如果你回到第一原则,真正抓住了细节,”弗格森说。“这意味着你必须先把整件事放在一起,确切知道东西在哪里。挑战在于一旦你算出来,然后如果你发现一个问题,你没有任何时间去做点什么。你已经结束时设计谱。至少你必须找到方法来捕捉早期的大问题,这样你就不会犯这些错误。然后,希望你可以做布线后仿真,发现哪里有问题,描述他们,你的典型的蒙特卡罗模拟和角落开始用桶装的事情,这些好工作。”

早期捕获的大问题,他说可以进行一些假设如果你知道事情将会去的地方,或如果你决定,例如,你将地方不同模具插入器。“早有一些灵活性,即使你不能告诉晶体管级的问题在哪里,你可以得到一些总值,高级信息说,“我有疙瘩在小袋和tsv。我在死亡的边缘。它挂在的一部分,它不是挂在的一部分。你可以找到这些东西,至少给用户指导说这可能不是最好的地方把这个特定组件。但同样,它不是准确的,和你有更多的环境,你会越好。这可能有点麻烦chiplet环境,那里有一个不断增长的想法现在的层次,越来越大chiplets chiplets较小。如果我有一个死了,一座桥,或桥梁,但我不知道那是什么将会投入之后,在这一点上你不能改变在chiplet什么了。你只能改变你把它放在哪里。所以就有点难度。”

所有的这些需要大量的计算。“有两种不同的方法,”他说。”的一种方法是蛮力,但规模很多cpu和你会得到好,准确的结果。另一种方法是做模型的所有不同类型的部队,然后总结。这是快得多。我们已经证明,你可以得到良好的精度,和更快的方式。”

将热添加到这个方程使它更加复杂。“他们齐头并进,”弗格森说。“压力会产生热量,热量会引起压力。你不能忽视唯一的焦点。额外的挑战在热端散热在哪里。如果我有一个SoC,我在基质,基质之间的距离并不是迄今为止。但是如果我有死在死在死,底物远,你可能有一个更大的问题。多少热关心的我可以捕捉早期设计阶段和多少我真的能只发现一次我做了我所有的决定?”

不同的铸造厂,不同的过程
这就是工作和与铸造厂是至关重要的。

“几乎每个铸造都有自己独特的配方如何堆积死了,和死亡之间的2.5 d或3 d技术和插入器,“萨曼萨德尔说,产品营销副总裁在Rambus IP核。“这实际上是最大的斗争,因为这些不能很容易混合和匹配。意味着什么为IP接口芯片供应商或供应商是你要有一个健壮的解决方案,这些工作。并发症之一是必须依赖模型,你要从一个铸造。从IP设计的角度来看,你要确保覆盖所有应用程序。我们必须投入足够的可配置性和灵活性的前提下的权力和地区IP设计,所以如果一个铸造更多的电阻和电容的解决方法,或microbumps有更多的硅电容从一个插入器层,它是可以管理的。这些事情影响了IP设计。我们需要可配置性和保证金建在设计创意的方式,以便它不负担的设计。”

整个设计流程的日益重视,在更多的分析,特别是在日益小型化和先进的包装。

“很多年前,我们只关心功能验证我们设计了一个晶体管时,印刷电路板,等等,”Sooyong Kim表示高级产品经理在3 d-ic芯片和multi-physics包系统有限元分析软件。“当我们沿着亚微米、深亚微米的较低的节点,我们multi-physics包括更多的领域来确定电路功能是正确的。首先我们看功能,然后我们开始看其他方面如时间、力量,和可靠性。”

把一切变成2.5 d或3 d-ic包不使分析更容易,然而,错了可以非常昂贵,因为有多个芯片。但也有充分的理由去那些包装方法,特别是在人工智能和5 g,因为有太多的异质性要求——模拟块、天线、专业加速器和不同的材料。

“如果你看看图像传感器的设计,他们把上面的图像传感器,和SOIC(小轮廓IC)控制器之间,”金说。“更重要的是,上面的内存必须增加和实现对SoC的性能需求。此外,所需要的能量,此举信息太高了。”

在汽车应用中,这就变得更加重要。“我们正在考虑更严格的可靠性规则自主车辆,,因为我们是把不同的事物在一起,变得笨重,即使我们把它到非常小的领域,”他说。“3 d是非常笨重。有机械方面。焊料球我们实现如今要小得多,像microbumps,使用铜柱。如果你看看焊料球,过去有多个成千上万的连接。现在我们看到数以百万计的芯片之间的联系。这意味着所有的物理必须解决同时为了解决这一问题。热的不同方面的物理问题,电迁移/ IR降,机械、上使用的电影响,同时都需要解决。”

这改变了设计范式。“工程团队需要考虑这种影响在非常早期的阶段,”他说。“传统2 d流他们真的不需要担心如何配置整个系统,因为单独隔离。但现在我们把一切连接成一个整体结构,这些碎片相互干扰。你要想出一个原型流,你可以理解前面的影响信号完整性、电源完整性的影响,热的完整性,甚至机械完整性。”

这也意味着,从的角度设计流程,设计工程师必须从系统的角度看这个,并能够考虑上硅,以及,芯片不同的多个方面。

“即使当我们探索时,我们需要分析和仿真,“Synopsys对此“霍纳说。“每一步都需要验证。我们看到更多的需求和需要做的早期探索,并花更多的时间在勘探阶段的设计比实际上做的设计。但一旦你开始完成设计,并不是说你只是设计,然后分析和模拟,你就完成了。你必须做大量的迭代。那么如何实现迭代的数量降到最低?”

结论
易普大致分类所需要的两个阵营。“首先,是分析。对于所有这些并发症和复杂的物理效果,你需要一个更好的分析引擎。你想要一个更好的衡量你的寄生提取电网和更好的建模。你要考虑所有的形变场的影响。这些都是在分析-越来越多的物理。第二,是设计自动化。由于这种复杂性,设计师们不知所措。提高设计师的生产力,他们需要更好的工具。我们解决这个问题,给设计师提供了更好的工具的第一进口更高的精度分析引擎,这给设计师一个工具箱权衡能力。 Ultimately, we’ll give the designer automatic optimization capabilities, and design tools are progressing in this way.”

最后,铸造厂的模型变得非常重要在这个早期的分析,这就是为什么EDA工具提供商与铸造厂比以往更加紧密配合工作。

“它不再是足够的铸造把此后,“易普说。“他们必须跟软件的家伙。他们要问软件的家伙,“你能这样做吗?‘如果你想增加建模的准确性,如果你想创建一个图书馆这种方式,什么样的软件工具限制你会打吗?你有什么样的影响将整个设计流程?我们在EDA需要铸造,并问他们是否会调整他们的过程和图书馆这种方式,它将提高效率。”