内部集成红外结果阶段减少昂贵的手工ECOs地点和路线。
ir降一直有些问题在芯片设计;电压降低,电流沿着任何传播路径与任何阻力。欧姆定律有可能每一个电气工程师学会的第一件事。但挑战与ir降(有时称为电压降)近年来大幅增长,尤其是动态ir降功率/地面网格电路开关。电线变得越来越近,布局密度,动态ir降成为一个重要的因素。特别是先进的流程节点3 nm和小。问题变得更严重因为芯片频率和功耗增加,所以动态ir降与每个新一代硅继续增长。
当电压提供给逻辑细胞减少,改变其延迟。这可能导致违反设置和保存时间和引入的噪音在电源网片上电源/地面网格。时间违反可能导致代价高昂的down-binning在芯片测试中,降低性能,甚至导致芯片停止操作正确。要最小化这种退化,设计工程师努力尽可能地减少动态ir降。不幸的是,它的根源一直很难诊断动态ir降和耗时的修复。
在传统的流,设计已经放置和路由后,电阻和电容(RC)值从布局中提取。设计审核期间,电源完整性分析和修复中可用的物理设计步骤帮助块级和顶级工程师收敛。工程师执行布线后的静态时序分析结果(STA)和饲料ir降分析引擎。
修复任何动态ir降问题需要进行工程变更订单(ECO)设计并再次启动四个步骤的过程。这是一个手动的努力,可能需要多个迭代虽然layout-extraction-STA-analysis循环。
这个流有几个基本的弱点。布局过程没有红外的意识,所以不能采取步骤减少IR降。时机和IR分析不可用在一个工具中,增加周转时间为每个迭代(乙)。此外,一些可能的解决方案,如加强芯片电源/地面网格,可能不是可行的在有限的时间用于人工生态。这个杂乱的流的结果是,每个动态ir降生态是一个昂贵的手工工作,延迟时间定型,实现IR-aware验收。“Over-fixing”动态ir降问题可能会减少迭代但将产生次优power-performance-area (PPA)的权衡。
只有一个办法解决这个两难境地:自动签收timing-aware动态ir降生态过程的早期和晚期阶段的设计流程。红外结果必须是本地集成在这个地方和路由阶段,所以版面分析循环自动发生在一个工具。消除手工迭代和长答“左”转变红外验收流程和缩短上市时间。权力,ir降签收,签收时间都同时分析,利用云计算和大规模并行性来减少运行时,在需要的地方。最后,一个晚期的签收时间知道IR-ECO解决关闭最后一英里的设计是很重要的。由此产生的电源完整性设计流程有几个关键功能:
这个集成流提供了一个完整的解决方案布局,STA、ir降的分析和优化,和ECOs解决任何问题。这样一个在Synopsys对此解决方案可用融合设计平台RTL-to-GDSII解决方案使高度趋同,总流量数字实现。Synopsys对此融合编译器和编译器IC II提供production-proven物理实现的解决方案。儿童玩的弹弓生态是集成到平台自动修复,包括动态ir降的问题。解决方案还包括Synopsys对此黄金时段静态时序分析工具对信任的验收和PrimeShield设计鲁棒性分析和优化解决方案高级节点。
总之,动态ir降分析是一个日益严重的问题随着几何图形缩小和时钟频率的增加。传统的手工流程需要多次迭代和影响上市时间。集成、自动化流程减少开发时间,节省宝贵的工程资源,导致更健壮的设计。由此产生的芯片有更好的PPA,更高的性能和更低的峰值和平均功率消耗,产生一个更成功的产品在市场的窗口。
我们会强调这和许多其他相关主题的验收和数字实现跟踪舒适的硅谷2022,几乎将于3月30 - 31,然后可以按需通过2022年7月。在融合设计平台的更多信息,请访问我们的网站。
|
|
|
|
|
|
|
|
|
|
留下一个回复