标签:电压降

驯服角落爆炸在复杂的芯片
通过布莱恩•贝利2月23日,2023 -评论:0

角落的数量之间有一个脆弱的平衡设计团队必须考虑,成本分析,利润他们插入处理这些问题,但权衡变得更加困难。如果过多的角落探索一个芯片,它可能永远不会看到生产。如果没有足够的角落了,它可以减少产量。如果添加太多的保证金,设备可能不是c…»阅读更多

芯片上的功率分布建模成为基本低于7海里
通过安Mutschler- 2022年11月16日-评论:0

建模配电soc正变得越来越重要在每个新节点和3 d-ics,涉及权力的公差都更紧,和任何错误可能会导致故障。在成熟的节点,有更多的金属,电力问题仍然是罕见的。但高级节点,芯片仍然运行在更高的频率和消费相同或更大的权力……»阅读更多

减少EM / IR对集成电路设计可靠性和性能的影响
通过乔尔Mercier9月- 13,2022 -评论:0

Mercier乔尔和凯伦Chow继续推进技术和铸造过程节点,它变得更加难以设计和验证集成电路(ic)。挑战变得更加明显低于5 nm节点,随着行业远离鳍场效应晶体管(finFET)和gate-all-around场效应晶体管(GAAFET)技术。有很多问题…»阅读更多

克服动态ir降的越来越大的挑战
通过PV斯- 3月24日,2022 -评论:0

ir降一直有些问题在芯片设计;电压降低,电流沿着任何传播路径与任何阻力。欧姆定律有可能每一个电气工程师学会的第一件事。但挑战与ir降(有时称为电压降)近年来大幅增长,尤其是动态ir降功率/地面网格电路瑞士…»阅读更多

是常见的电阻影响你的模拟设计可靠性和性能?
通过Hossam Sarhan- 11年6月,2020 -评论:0

集成电路(IC)设计可靠性一直是重要的和必要的市场成功。毕竟,如果没人能指望你的产品像设计的那样,只要目的,不会有许多买家!然而,鉴于设计应用程序的类型和复杂性的增加,再加上生产技术挑战的增加在进步…»阅读更多

为什么芯片模
通过布莱恩•贝利11月- 12,2018 -评论:4

半导体器件包含数以百万计的晶体管工作在极端的温度和在敌对的环境中,所以它应该不足为奇,许多这些设备无法按预期运行或有一个有限的一生。有些设备从来没有让它走出实验室,许多人死在工厂。希望大多数设备释放到产品生存,直到他们会……»阅读更多

设计师与芯片上的配电面临越来越多的问题
通过Marc同化9月- 13,2018 -评论:0

半导体制造业的技术发展导致芯片功率密度更高,与芯片上的配电导致严重的问题。具体来说,周围的电压滴IR降的问题(从V = IxR)——变得如此严重,以至于我们看到多家公司开始从工厂回来死硅。例如,最近7纳米芯片……»阅读更多

技术说:7海里过程变化
通过埃德·斯珀林1月17日,2018 -评论:0

主任Ankur Gupta领域应用ANSYS,讨论过程变化,它会导致的问题10/7nm和超越。https://youtu.be/WHNjFr1Da6s»阅读更多

嵌入式PVT监控子系统的实现在当今的前沿技术
通过Moortec12月- 13,2017 -评论:0

从Moortec这个新的白皮书需要一个全面的看嵌入式PVT监控子系统的实现在当今前沿技术和如何受益今天的高级节点半导体设计工程师通过提高SoC设计的性能和可靠性。随着CMOS技术的进步,和晶体管通道的扩展长度纳米(纳米)……»阅读更多

电压降总经理10/7nm
通过安Mutschler4月- 13,2017 -评论:0

电源完整性10/7nm正在成为一个更大的问题,因为现有的工具,如静态分析不再是充分的。电源完整性是一个函数的静态和动态电压降功率输出网络。直到最近,静态分析是一种有效的工作测量生产连接的整体鲁棒性。因此,它是一个代表生产力量。问题是……»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu