芯片内监控子系统解决方案低至7nm。
Moortec的这份新白皮书全面介绍了当今前沿技术中嵌入式PVT监控子系统的实现，以及如何通过提高SoC设计的性能和可靠性，使当今先进的节点半导体设计工程师受益。随着CMOS技术的进步，晶体管通道长度的缩放到纳米(nm)尺寸，每单位面积的硅数字电路的密度增加了，制造的器件的工艺变异性也增加了。
数字逻辑(或门)密度的增加，相当于功率密度的增加，是采用先进节点CMOS技术制造的半导体器件发热的主要原因。芯片内温度监测用于性能优化，例如动态电压和频率缩放(DVFS)，其中根据热条件，可以改变系统时钟和电压供应，以优化逻辑操作的速度或设备消耗的功率。
过程引起的电路延迟变化已经开始显著地影响芯片性能和功耗。对每个器件的统计分析将显示工艺可变性或扩散，与历史CMOS技术相比，先进技术节点更宽(更差)。为了解决这个问题，制造商必须设计他们的片上系统(SoC)，以过度补偿制造过程中产生的不必要的可变性。增加的逻辑门密度，增加的轨道和通径阻抗和过程可变性导致了高级节点设备的显著电压(IR)下降。随着越来越嘈杂的环境，需要监控芯片内的核心电源，以确保当今设备中的复杂系统的操作条件是可接受的。
如需阅读更多，请点击在这里．
|
|
|
|
|
|
|
|
|
|
留下回复