最后一英里的黄金生态签收电子设计关闭


电子设计开发人员真的很讨厌迭代,资源密集型任务在项目后期出现的时间表。大多数工程师都承受着巨大的上市时间(TTM)由于竞争压力而被告知他们必须最小化的成本项目和最后的筹码。此外,他们正在努力满足功率,性能和面积(PPA)需求更aggressi……»阅读更多

改善设计协作在远程工作的时代


团队的模拟和混合信号(AMS)设计和布局工程师花费无数小时提取每一盎司的性能的设计。他们不断地每天进行增量更改设计直到最后,尽可能接近带出来。每个变更的设计需要相应更改电路布局。随着技术的进步,会计的帕拉斯…»阅读更多

生态不应该支持扩展秩序的挑战


有老话说,第一个90%的任务需要计划的90%,剩下的10%将其他90%的时间。在芯片开发中,design-signoff关闭已成为一个这样的任务。理想情况下,当设计已放置和路由(物理实现),最后分析执行时间和其他指标和工程变更订单(ECO)文件是发给t…»阅读更多

克服动态ir降的越来越大的挑战


ir降一直有些问题在芯片设计;电压降低,电流沿着任何传播路径与任何阻力。欧姆定律有可能每一个电气工程师学会的第一件事。但挑战与ir降(有时称为电压降)近年来大幅增长,尤其是动态ir降功率/地面网格电路瑞士…»阅读更多

3提高设计协作方法:第2部分


在本系列的上一篇博文中,我们谈到了VDD如何帮助设计和布局工程师工作更有效率。精确和准确的信息交流是提高生产率的关键因素,估计和计划的过程。可视化的变化更易于遵循的技术细节。ECO(工程变更单)在生命周期的阶段是一个重要的阶段……»阅读更多

3的方法来提高设计协作


根据我的经验,设计工程师热心的人想提取每一盎司的性能的设计。他们继续进行增量更改设计直到最后,尽可能接近带出来。每个变更的设计布局需要实现相应的变化。如果你是一个设计工程师,你如何回答这个问题从y……»阅读更多

可视化模拟电路设计的差异


ClioSoft Prathna Sekar、技术客户经理,解释了模拟和数字IP管理的挑战,包括如何处理几十个甚至几百个版本的示意图,以及为什么可视化很重要对于识别变化和更新一个模拟电路设计。»阅读更多

视觉辅助布局在定制设计


Avina Verma研发组主任Synopsys对此的设计团队,解释了为什么视觉反馈和图形指导复杂布局的关键,尤其是对混合信号环境。»阅读更多

恢复你的力量与机器学习


不太久以前,机器学习(ML)似乎是一个有趣的研究课题。然而,在任何时间,很快适应了角色转变——从一个遥远的世界共同出现在新闻、广告牌、工作场所和家庭。概念本身并不是新的,但显然是什么导致它起飞在许多应用程序和数据的快速增长更多的计算能力。靠近……»阅读更多

ECO填充可以拯救你的SoC Tapeout时间表


Vikas Gupta和Bhavani Prasad集成电路(IC)设计和制造是最具挑战性的工程行业之一。一旦设计工程师进入“槽”和感觉舒适的录制在一个特定的技术节点,下一个技术节点收缩已经构成一个新的和更大的挑战。虽然几乎毫无疑问……»阅读更多

←旧的文章
Baidu