为什么填补减少投放市场的时间的过程是至关重要的节点。
Vikas Gupta和Bhavani普拉萨德
集成电路(IC)设计和制造是最具挑战性的工程行业之一。一旦设计工程师进入“槽”和感觉舒适的录制在一个特定的技术节点,下一个技术节点收缩已经构成一个新的和更大的挑战。虽然几乎不用说,设计规则和设计规则检查(DRC)变得越来越复杂的行业移动到下一个节点[1],与此同时,虚拟填补需求也发生了很大的变换(图1)。
图1所示。扩大生产需求驱动日益复杂的填补需求。
假填补插入每层集成电路制造是一个强制性的要求,使完美的和健壮的制造业。制造业最重要的需求之一是满足要求的密度条件在指定窗口的集成电路(IC)的布局。这种密度标准有助于产生一个平面表面化学-机械整平(CMP)制造过程后,这是至关重要的,以确保适当的制造下一层。指定的窗口大小和间距随每一个过程。然而,对于先进技术节点,它不再能满足最小密度值在一个指定的窗口。设计师必须确保密度梯度在邻近窗户也在可接受的利润率。从生产的角度来看,虚拟填补插入也提高了其他制造过程的结果,快速热退火(RTA)和均匀腐蚀加载。
填充和ECOs
芯片系统(SoC)集成是一个平行的活动的发展知识产权(IP) SoC,和IPs的多个版本通常是交付给SoC集成团队在项目开发。然而,随着全芯片集成团队方法最终的迭代,期望是变化的最小集合。在这个阶段,任何工程变更订单(ECO)需要改变金属路由方式集成团队已经别无选择,只能删除现有的填补和重新插入。除了是耗时的,重大的修改已经插入填充几何图形可以在时机分析产生不良影响关闭前一阶段完成的。此外,完整的芯片集成团队通常聚集符合现阶段复杂的密度要求。完成填补引发另一波的再生时间和密度验证、高不确定性的结果,可能危及项目计划。会议时间和填补需求是一个设计的挑战,一旦得到,你想要防止后期更改的任何影响。所需要的是一个平衡使用计划的记录填满甲板铸造和生态的需要填补的解决方案。
所以,我们能做些什么呢?最有效的方式来处理这种情况下手术改变填补几何图形在附近的生态变化,同时保持其他几何图形完好无损。这种方法不仅需要更少的时间来填补生态地区附近的一个较小的区域,而且还保留了其他指标的时间关闭和密度验证。让我们走进一个生态填充过程。
ECO填补框架(图2)需要四个输入:
1。参考设计:在进行任何更改之前原始设计布局
2。生态设计:设计布局,包含所需的生态变化
3所示。参考填写:填补布局在原始设计布局
4所示。Calibre SmartFill甲板和技术规则库:需要填写。
ECO填补框架的输出是一个生态布局,可直接使用的生态设计布局。
图2。Calibre ECO填补流方法
Calibre SmartFill实用程序自动使用引用和生态设计布局来确定这些地区/层,改变了。这些确定区域生态填充过程将手术的地点添加/删除填补形状。任何布局位置原设计层感动现在包含空的空间。这些位置可以使用常规的口径开药SmartFill规则甲板。布局位置现在添加了一层设计包含重叠填补形状。删除这些填充形状选择性的保留尽可能多的层次结构。还有一个“没有续杯”选项,在这种情况下,设计师只需要删除填补形状。图3说明了生态填充过程。
图3。ECO填补流程图
ECO填充过程效果最好,当设计变动很小,这是最终的期望tapeout变化。布局的重大变化,设计师通常应该填写设计、新布局可能会要求重新核定。
结论
整体需求满足tapeout条件越来越复杂,而项目进度仍然几乎不变,创建积极的上市时间的目标。管理的复杂性和容量需求被推到CAD团队。使用一个自动化的ECO填充过程可以显著降低SoC集成阶段验证时间,同时提供优化的结果。SoC集成工程师立即可以看到好处,不仅对更快的运行时,但也很少/零复杂性在定时关闭和密度修正。自动ECO填充过程也有利于全芯片ECOs post-silicon验证,设计师要避免他们的主要生产布局。从制造业/工厂的角度来看,生态填充过程有助于改变层的最小集合,它可以帮助减少掩模成本。
虽然生态填充过程首先是为先进技术开发节点28 nm和下面,它可以为老的节点,是一个有用的方法。如果你努力实现ECOs tapeout约会见面,也许一个自动化ECO填补的过程可以帮助你重新控制你的时间表同时确保质量的结果。
引用
[1]白色。迈克尔。”你是你的下一个节点(真的)准备好了吗?,“电子设计。2017年1月4日。
Bhavani普拉萨德是一个高级应用工程师的物理验证在设计硅的导师图形。
在加入导师图形之前,他担任多种职位在半导体行业。Bhavani获得电气工程技术硕士学位(控制和仪表)从印度理工学院。
|
|
|
|
|
|
|
|
|
留下一个回复