电源完整性挑战妨碍利用扩展的好处。
10 nm,崩溃的历史趋势与摩尔定律使得更难完全收获比例半导体技术的好处。
潜在的能力,扩展性能和区域优势都是技术的挑战,必须解决为了使半导体产品盈利的业务。权力相关的挑战是最紧迫的10 nm:
这种趋势恶化电源完整性的结合,特别是动态功率的完整性,这是体现在动态压降的测量(DVD)。供应电压施压DVD利润率低。紧时间和增加时间变异性cycle-to-cycle DVD施压,导致时钟抖动。面临增加功率密度、高金属薄层电阻,增加电源瞬变,DVD的利润率变得越来越难以实现与现有的工具。
的电源完整性的差距,如图1所示,是集成电路的固有权力差距的完整性,通过使用主流的EDA工具和技术,和最坏的完整性允许集成电路正常工作,电源完整性墙。
造成的问题减少权力的完整性是多种的。达到严格的DVD要求,电网正在越来越多的芯片上的路由资源。这影响routability。
Routability是一个主要关注扩展过程节点,因为晶体管规模超过电线,导致损伤面积的利用率。增加IC领域导致更高的成本,更高的能源消耗和较低的性能。唯一的传统方式来解决这个难题是IC较大,这违背这一想法——在技术上和经济上的扩展。
实现DVD需求的另一种方法是添加芯片上的解耦电容(开瓶)。这也是昂贵的地区,因此生产成本。开瓶也构成了潜在的电网稳定性问题。共振与归纳方案可能是一个非常严重的挑战,特别是在sub-clock频率,当问题变得程序运行时依赖。在power-gated设计,使用开瓶带来另一个问题,因为它直接接通时间增加。开瓶当地的电力地区必须带电慢慢足以避免不稳定电路。开瓶,接通时间越慢。
图1:趋势与进化技术集成电路关键参数的节点。(+)和(-)表示给定参数的趋势是否是好还是坏。
因此,电源完整性挑战妨碍利用半导体扩展的技术和经济效益。需要优化设计的新范式,与权力的完整性作为积分和中央参数在整个设计实现流程。电源完整性的主流适应签字是一个重要的第一步。然而,当前电力integrity-wise“黑盒”,这让设计师对电源完整性问题视而不见,直到最后详细的签字视图的流,不允许设计资源的最优利用,甚至融合。
一种新型的多参数工具解决这个问题需要多方面的挑战。Teklatech FloorDirector,已经使用在多个10 nm生产tapeouts和计划使用7海里,就是这样的一个工具。它减轻电源完整性挑战工作整体和智能优化设计。它标识解决方案复杂解决方案和许多相关成本维度空间,平衡各种设计参数,如时间,权力和位置,在其优化工作。这允许IC供应商获取更充分的经济效益半导体缩放。
看过去的finFETs, IC设计挑战进一步增加,长度伸缩门摊位和新设备结构,如纳米线垂直栅晶体管和单片3 d结构,燃料在低功率提高计算性能的要求。
|
|
|
|
|
|
|
|
|
|
留下一个回复