提高质量的技术数量在增加，但复杂性也在增加。
半导体行业在了解电路老化和不规则行为的原因和迹象方面取得了巨大进展。但设备真的变得越来越可靠了吗?
答案取决于许多因素，没有一个是容易衡量的。可以肯定的是，电路的设计和检查都比过去好得多，使用EUV打印单个组件比使用双图版打印更准确。此外，还有更多的技术可以确保芯片在整个生命周期内按预期运行，例如芯片周围的在线监控和外部监控。
但是可靠性是一种随时间变化的质量度量，而且在不同的实现之间跟踪可靠性变得越来越困难。在多芯片封装中尤其如此，其中可靠性的衡量标准可能不是芯片内的单个电路，而是组合系统识别潜在故障和重新路由信号的能力，或者通过打开一些处理元件和关闭一些处理元件来识别大量使用模式和负载平衡处理的能力。
每个人都知道什么时候设备坏了。但他们不一定会看到性能随着时间的推移逐渐下降，或者设备通过软件更新实现了变通解决方案。在过去，大部分性能下降归因于软件补丁之间的补丁。随着芯片变得越来越复杂，硬件可能才是真正的罪魁祸首。由于缺乏对已经在现场使用了一段时间的设备中的每个电路进行测试，原因并不总是显而易见的。
此外，每个晶片的晶体管或芯片越多，出错的可能性就越大。这可以包括从仅在某些用例下出现的热效应到可能需要数年才能出现的潜在缺陷。在制造过程中发现这类缺陷几乎是不可能的，因为在尖端节点上开发芯片时，没有足够的历史来指出问题。在某些情况下，这可能是一个不成熟的制造工艺，这可能只影响晶圆一部分上的那些晶体管。但如果这些问题需要数年时间才能显现出来，那么这个过程本身很可能已经改变了。
要解决这个问题，关键在于提高质量的方法能否跟上复杂性的增加，以及从互连到软件，再到一个或多个芯片上的异构结构。对于数以十亿计的晶体管来说，即使是小数点右边六位数字的缺陷率也会引起巨大的头痛。目前还不清楚质量控制是否能像密度一样快速扩展，而且密度可能涉及多个维度，而不仅仅是两个维度。
最后，除了日益复杂之外，几乎每个市场都在推动更多的定制。举几个例子来说，谷歌、Facebook和阿里巴巴等大型系统公司正在根据自己的效率和性能目标设计定制芯片，其他公司也在考虑通过使用标准化的瓦片或芯片来获得类似的好处。在所有情况下，尚不清楚这种方法的效果如何。为了在10nm和7nm工艺上实现合理的产量，需要一个完整的生态系统和多年的进化改进。
对于公司来说，使用独特的设计来实现这一点是一种有趣的方法，它可以以数量级提高性能。但人们还需要数年时间才能评估这些系统随着时间的推移表现如何。即使是定制的多芯片包，在多个市场上有更多的实现，潜在的极端情况的数量也是未知的。
因此，虽然随着更好的技术、更好的设备和更好的内部监控，可靠性肯定会提高，但如何衡量所有这些仍然不那么明显——而且可能会一直保持下去，直到目前正在开发的这批芯片在市场上上市几年。在那之前，祝你好运吧。
|
|
|
|
|
|
|
|
|
留下回复