PCB设计和验证;从手臂MRAM得到提高,应用;神经网络加速器。
工具和标准
导师拔开瓶塞PCB设计平台非专业PCB工程师专注于多维验证。Xpedition平台可以整合一系列验证工具在一个单一的创作环境,提供自动创建模型,并行仿真,交叉探测结果,错误评论识别问题示意图或布局阶段。
Aldec添加硬件描述语言(vhdl) - 2018接口和自动覆盖模型生成Riviera-PRO验证平台。早期支持包括条件编译,条件表达式声明,约束inferral(从初始值)和双向连接。
Accellera发表UVM 2017 - 1.0参考实现。最新版本一致的新IEEE 1800.2标准和地址之间的一些矛盾UVM注册层和其他标准,根据UVM工作组主席Justin Refice。
知识产权
自旋的记忆是合作与手臂创建SRAM-class磁阻的随机存取存储器(MRAM)设计基于内存的耐力引擎旋转IP设计架构。嵌入式SRAM MRAM设计IP地址应用soc,密度和较低的电力解决方案比通常与当前6 t SRAM实现基于单元的IP。自旋记忆,原名自旋转移技术,也是工作与应用材料在2019年为市场带来的技术。该公司最近完成了一项5200万美元系列B一轮融资由手臂和应用。
Achronix推出了两个项目来提高访问其eFPGA技术。第一,针对大学、政府机构、行业协会,允许研究人员使用预配置Speedcore eFPGA IP来构建可编程硬件加速器SoC研究项目。第二,针对公司,允许他们将预配置eFPGA IP纳入asic和soc评估卷制造。
想象力宣布PowerVR Series8XT-A GPU核心旨在汽车应用,特别是集群,住房和城市发展部、信息娱乐,ADAS功能。它包括内置硬件虚拟化以及复苏和可靠性等特性ECC和LBIST缓解汽车安全认证。
Mipsology集成斑马神经网络加速技术Mellanox技术”Innova-2 Flex SmartNIC神经网络推理的优势。Mipsology的软件堆栈之上赛灵思公司fpga;在基准使用ResNet50,公司的加速器以每秒2000张图象处理使用Xilinx Alveo U200和每秒3700图像Xilinx Alveo U250。它可以运行在Advantech的维加- 4001加速板,在两个Xilinx VU9P fpga 32 gb DDR内存和16 x作为PCIe接口达到了以每秒25000张图象使用CaffeNet。
Arasan芯片系统推出了MIPI M-PHY IP支持齿轮4的速度高达11.6交换容量。M-PHY IP集成与公司的电平UFS 3.0主机IP和UFS 3.0设备控制器IP核。基于Linux的UFS 3.0软件堆栈和UFS 3.0 HDK可以加速原型。
协议和认证
抑扬顿挫的先进的包装设计和分析工具流认证通过三星代工为其扇出Panel-Level-Packaging (FO-PLP)和silicon-interposer 2.5 d包。流与内存接口,验证了高速接口和一个CPU和GPU核心动力输送网络。
世界语的技术选择Moortec的7海里嵌入式芯片PVT IP监控子系统优化性能和提高可靠性的基于RISC-V AI Supercomputer-on-a-Chip。
Achronix将使用微米的GDDR6内存为其新一代独立的FPGA产品在台积电7海里的过程。
|
|
|
|
|
|
|
|
留下一个回复