用更少的力量在同一节点

要下一个节点被最有效的方法来减少权力,但这不再是真正的或可取的越来越多的半导体行业。所以现在最大的问题是如何减少权力大小,同时保持相同的节点。

理解如何使用力量后,芯片设计师和工厂都有技术可以减少电力消耗。工厂正在努力改善老节点和芯片设计者针对类似时钟树和权力控制。

没有新的节点
一个节点迁移有几个原因可能就没有意义了。“从成本的角度来看,越来越多的设计不迁移到低节点速度过去,“苏尼尔•Bhardwaj说,高级业务主任IP核Rambus。“不是所有的设计将从移动到一个较低的技术成本优势,尤其是在掩模成本,IP成本,和硅片成本考虑。非常高端的性能和大尺寸或高容量可能继续看到的一些优势,抵消成本的技术过渡。”

甚至在大容量设计,可靠性正成为一个日益严重的问题在每一个新的节点。说:“变化是一块Aveek Sarkar,副总统Synopsys对此的自定义编译器组。“第二件是可靠性本身,这是电迁移,自动加热,变异。你需要这些因素如何影响你的设计,和布线后的变化。RC(电阻/电容),你可能pre-layout模拟模型的影响在某种程度上,但由于可变性布线后的效果可以非常大。”

这些和其他影响是使它更难以获得设计正确的第一次,总成本也显著增加。因此,芯片制造商正在重新考虑移动到下一个节点,和说什么更成熟的节点。

“gpu和人工智能需要新的节点,但这是非常昂贵的,”穆罕默德法赫德说,咨询人员综合解决方案的领导吗导师,西门子业务。“并不是所有的公司可以负担得起。有很多设计公司仍然在28 nm等更高的节点。有性能提升,当你移动到高级节点的速度,还有一个功率降低,但是考虑到成本,公司正试图探索新的途径和其他方法来减少力量。”

更少的设计开始在新的节点,它会创建一个通过产业连锁效应。“我们看到,这一趋势开始于手机行业,现在增加整个行业,”罗伯Knoth说,产品管理总监在数字和验收小组节奏。“我们看到的人不是跳跃到下一个节点或因为不得不停留在当前节点知识产权可用性或其他原因。”

如果住在现有的节点,需要精益求精的产品有效使用相同数量的晶体管。“你必须更多地投资于诸如架构和RTL优化,你可以有很大的影响,仍然呆在相同的技术节点,”乔·戴维斯说Calibre接口的产品营销主管导师,西门子业务。“当你不得不东西越来越多到相同的技术和死区,你必须仔细看优化。利润率受到挤压,所以成本/收益权衡的变化。和设计师突然感兴趣的功能和工具,之前没有提供足够的价值。”

知道的权力
但是没有一个完整的理解的力量被消耗,任何尝试优化可能会浪费精力。“我们投入了更多的时间分析电力数据理解电力消耗,”马克说Galceran-Oms, ASIC工程高级经理eSilicon。”FinFET技术在动态功率消耗更多和更少的漏的权力,这意味着活动因素是非常重要的权力分析。”

你必须知道要寻找什么。“而不是试图达到性能目标或目标,人们开始关注能源、“Knoth说。“这不仅仅是你消费的力量。这就是你完成这样的力量。这是改变的方式设计流创建的方式RTL被创建。这不仅仅是结婚在一起的实现设备,而且设备的功能。权力如何高效是我的设备执行其预期的任务?”

对于一些公司来说,权力的含义需要被考虑。“我们识别、基于活动的部分的设计都是潜在的热点地区,”导师的法赫德说。“基于交换活动,依赖用例,我们可以产生热量地图RTL,门和系统水平。你可以看到一个活动图。你也可以识别领域的峰值功率。峰值功率提供了一个公平的迹象,热量和其他权力问题可能发生。”

这并不意味着旧的分析技术应该下降。“我们建议用户之前就已经开始执行分析向量,“法赫德补充道。“它使他们是否有任何他们可以做的非常早期的阶段。这些早期的设计检查基于产品毛羽和观察的结构设计。之后,当向量可用时,我们能做的分析顺序时钟控制记忆和失败。”

在后台工作
当整个行业不追逐最新的节点,每个人都有更多的时间进行优化。这始于铸造厂。例如,台积电一直在提高其40 nm制程技术。新增加包括40 nm LP和40 nm超低功率(ULP)的过程。与40 nm LP过程相比,40 nm LP 30%提高性能,增强在40 nm ULP削减70%的泄漏电流,降低能耗30%。

“铸造厂是治疗技术如跨市场需要的产品和创造产品套件,性能,和专业要求,“导师的戴维斯说。“其结果是,许多成熟技术不仅得到一个更新的科索沃民主党,但完全刷新。”

自定义库也可能更有意义。“自定义库需要越来越多的被用于在我们高速逻辑序列化器/反序列化器的设计,“说Rambus Bhardwaj。“这些块高速运行和脸不仅栅电容互连R和C,而且并不总是看到的力量与技术中受益。”

其他人也同意。“finFET技术,我们一直在开发自己的特殊标准电池比过去,“eSilicon的Galceran-Oms说。“这些都是高度优化的。我们只开发这些细胞,对我们的设计有很大影响。几个例子将低功耗的人字拖,大时钟缓冲和特殊mux。这些低功耗拖鞋通常拯救我们从5%到10%整体功率降低,这取决于设计。我们也使用multi-bit拖鞋比过去,我们投入更多的精力在理解何时以及如何使用这些低功率拖鞋和multi-bit拖鞋来减少电力会议时机。”

泄漏是一个问题对于平面和finFET技术。“虽然新技术提供电压供应减少,直接影响力量,“Bhardwaj指出。“电源电压不是下降速度在过去过去。较小的几何图形也增加泄漏功率,功率控制等技术被广泛使用。”

“人们在他们的使用变得更加成熟功率控制技术,”杰瑞说赵,在数字和产品管理总监审核小组节奏。“芯片可能打两个打实力域。在这些领域他们有数百或数千或权力控制开关功耗优化。”

不是每一个公司都是使用权力控制。“设计师有很多开销,当他们开始做电源控制,“承认法赫德。“你必须参与趟车。与许多RT水平优化,变更的成本小,功率控制方案是不同的,和设计师看到写好UPF开销。”

如果一个IP核心会持续时间更长和更有机会被重用,它会变得更好。“寄生知道流和拓扑可以利用pre-laid寄生与已知模板,“Bhardwaj说。“这些都是被用来减少周期时间和减少获得权力,不来容易,直到正确的拓扑结构和电阻和电容(RC)估计是建立在从第一天。在某种程度上,这是一种混合的方法,干杯,自顶向下设计选择阶段从一开始,以确保正确的电路共存估计进入建筑选择和优化力量。”

热是能量消耗的缺点和管理。“如果功率增加,硅的影响是什么?”赵问道。“你可以有一个热点,可以创建一个热失控。但是,如果权力是均匀分布,对硅的影响在热端并不那么糟糕。在那块硅,有些地方会有高温,您可以监视检查温度是好的,但是你要确保实现将尽可能均匀分配的权力。”

嵌入式分析提供了更多的机会来挤压利润率。“较小的几何图形,更强调核心供应减少,”斯蒂芬•Crosher说首席执行官Moortec。”供应和温度传感器精度高的使用允许电压和紧缩热guard-banding这意味着你可以增加核心芯片内的使用给定的功率和温度条件。”

许多这样的优化需要更多来自前端的信息流动。“我们绝对是使用更先进的EDA特性挤压利润率,“Galceran-Oms说。“比以前更依赖的一个例子动态电压降基于实际应用场景的数据来决定是否我们可以放弃边际时间路径。”

在前端的工作
人们常说,越早开始,更大的好处。“有工具的RT-level不仅仅会告诉你看后端,“法赫德说。“你不需要改变节点得到改进。您可以使用RTL功率降低工具和方法。他们开始通过展示权力被浪费在RTL的地方。”

时钟树最耗电的一个方面的设计。“很多球队已经考虑当地时钟门控失败或模块级别的,”他补充道。“使用深度序列分析,我们经常可以找到共同的最低控制表达式在顶层或包含两个或三个模块。我们可以把这个表达式的层次结构,试着找到一个条件可以阻止许多模块的时钟在一起。”

另一个耗电是内存。“我们有一个严重依赖定制内存编译器和更特别定制内存情况下,“Galceran-Oms说。“在大型网络、高性能计算和人工智能设计,有一个明确的趋势高度重复,基于题目的架构。因此,这些设计运动减少数量的不同的实例内存大小(话说x比特)重复很多次。鉴于记忆代表30%到50%的整体功耗和死区在这些设计中,影响是非常重要的。”

为什么不呢?“我们看到一些公司上游,走的更远,因为他们认识到,这是在架构层面,甚至软件体系结构,这是最大的杆整体功率效率,“Knoth说。“你能做的只有这么多大小盖茨和盖茨将抛光问题,但它是远,你决定你是否应该使用一个脉动进位加法器或携带lock-ahead加法器。更远了,你看有多少核心将在这个芯片,我们需要如何分布在工作负载,当我们关闭的事情,当我们进入睡眠,我们需要更深的睡眠模式吗?”

其中一个问题是这些高层得到了改变。“上钟和记忆的闸门,我们提供一组丰富的指导,我们建议用户进一步改进动态功耗,“法赫德说。”一个例子将是一个冗余mux切换。如果有mux在设计和针时切换选择之一就是看着mux的另一个输入,设计可以改变。另一个例子是一个建议改变环形缓冲区的移位寄存器。然后用户看着这些建议,可以手动实现带来功率降低的变化。客户不喜欢工具改变RTL因为RTL的可控性是失去了。”

但在一些工具,这是重点。”高级合成,它不是一个人正在RTL表示,“Knoth说。“你可以探索更有效的架构在c级,做出定量选择基于能效建筑是思想而不是相信别人,开始在RTL编码。我们看到很多成像处理器,他们花更多的时间在算法层面。”

捆绑在一起
一切权力优化可以受益于知道上下文。“一个很好的例子,每个人都使用好处模拟技术力量分析,”赵说。”这是一个快速的方法,看看一个架构是多个动态功率效率比另一个选择。一旦他们有,他们可以提供活动指导实现。仿真运行的活动可以帮助缩小,当峰值功率会发生。然后我可以看硅,看看这将是一个问题,因为热。”

设计和制造以另一种方式。“对于更复杂的用户来说,与大系统或用户,multi-die解决方案可能是有利的,”Knoth补充道。“您可以优化这部分的设计更适合某些过程技术,将有助于提高整体发电效率和提高功率密度。如果你不努力填满一块硅,可以很好的缓解策略流程节点独立。”

结论
搬到最新的节点使用的简单路径减少了权力,但情况已不再是这样。这意味着公司必须投入更多的时间和精力在所有阶段的功率降低。

同样清楚的是,拥有良好的用例,忠实地代表典型系统的工作负载可以严重影响优化策略。

你会希望获得什么呢?“这是一个数字,每个人都想被引用,但它是不可能的,”说,法赫德。“这一切都取决于设计的成熟,应用程序,活动和其他因素。我们已经看到,范围从2%减少到50%。这取决于是多么好的设计开始。如果你是一个很好的设计师是节能的,你不会得到一个大的减少。但是如果你缺乏经验,那么你可能会看到更大的改进。”

有关的故事
功率输出在7海里影响性能
放缓将影响时间,和权力之间的依赖关系,温度和时间可能不会被签收的工具。
权力问题上升为新的应用程序
为什么管理权力越来越困难,更关键,昂贵得多。
驯服NBTI来提高设备的可靠性
负偏压温度不稳定性会导致一系列的问题,高级节点和降低电压。
2.5 d、3 d权力的完整性
先进的包装要考虑的因素。