在IEDM解开的谜团

在某些方面,2014年IEEE国际电子设备会议(IEDM)比过去的事件也不例外。本周举行的活动,在旧金山,包括通常的和令人眼花缭乱的教程、会话、论文和面板。在前沿CMOS方面,例如,主题包括在内2.5 d/三维集成电路芯片,III-V材料,finFETs,和下一代记忆和晶体管。

IEDM期间及之后,真正的挑战是将各个部分在一起,找出该行业正以10纳米。它可以是一个真正的神秘,如果不是一个猜谜游戏。例如,在去年的IEDM,热门话题之一是新一代晶体管技术隧道场效应晶体管(TFET)。英特尔TFET甚至发表了一篇论文,亚阈值斜率设备,使低压设备。但在今年的事件,TFETs根本没有偷看。

那么发生了什么?做这个行业把TFET搁置或炉子吗?或者是英特尔和其他人悄悄发展TFET吗?或者是gate-all-around场效应晶体管行业的下一件大事?

答案是:基于多信号从IEDM TFETs, gate-all-around下一代晶体管和其他类型可能被推到5海里。异国情调的III-V也是一样的材料。此外,绝缘体(SOI)技术仍然是有前途的,但是IBM和意法半导体仍然是唯一支持它。和450毫米技术在冬眠,如果没有死在水里。

在CMOS,站在今年的活动相当事情明确7 nm节点会发生吗?事件,芯片制造商还讨论了当前finFETs 16 nm / 14 nm。7海里以外的行业也谈到了挑战,但真正的重点是7海里。

所以7海里会是什么样子吗?“改变材料,finFETs可以扩展到7海里,“Reza Arghavani说,研究员林的研究。“我们知道如何III-V(通道材料),但III-V是一个挑战。就制造业而言,它不是触手可及。通道材料、锗或硅锗是触手可及。”

但是使7海里finFETs,该行业需要大量的新技术。许多的挑战是明显设计成本,经济学,EUV和多个模式。在不同的面板和会话,芯片制造商中也提出一些并不明显challenges-contact阻力,材料,功耗、互联、可变性和产量。其他没有提到的,如过程控制、光掩模的复杂性和正在进行的工厂工具行业的整合。

参加一个会话或面板IEDM不可能给出一个完整的挑战在7海里。事实上,一个人必须去多个事件只是为了得到整体的拼图游戏。

大趋势
第一个官方天IEDM、IBM、英特尔和台积电分别提出了各自的最新细节16 nm / 14 nm finFETs。技术将提供一些线索的该行业将从16 nm / 14 nm 10 nm finFETs。例如,英特尔利用气隙互联在14 nm。

16 nm / 14纳米是一个不朽的成就。但要10 nm及以后提出了新的挑战,即成本和复杂性。John Chen说:“挑战在于金融,Nvidia铸造技术管理的副总裁,在一次小组讨论IEDM。“经济学”。

事实上,随着行业规模更小的特征尺寸,更少的公司可以设计,使芯片在每个节点。不用说,工厂,研发过程,在每个节点设计成本飙升。“不幸的是,这不是变得更容易,”马克·波尔说高级研究员兼英特尔流程架构和集成在同一面板。“面具计数上升。复杂性上升。上升的挑战。”

事实上,芯片制造商争相留任摩尔定律通过减少cost-per-transistor约29%在每个节点。但呆在曲线上,芯片制造商必须把更多的晶体管和功能在同一芯片上。“我们当然所有斗争与晶片成本上升这一事实我们添加更多的面具,但是我们达到一个更好的(晶体管)密度在每一代,”波尔说。“这是主要目标。如果你不能提供一个低成本/晶体管,不值得资金这一技术。”

在芯片扩展,之一更大的障碍是光刻。芯片制造商正在乞求极端紫外线(EUV)光刻技术来降低成本和复杂性。不用说,EUV迟到和不准备生产。“令人惊奇的石版家多长时间能够延长使用193纳米波长,”波尔说。“最终,我们需要一些替代品。EUV是可能的下一个步骤。我希望是今天,但它不是。作为生产工具,它有很长的路要走以满足晶片吞吐量需求和工具正常运行时间的性能。”

旁边的光刻,其他工具技术在压力下摩尔定律。例如,多重图像地方新要求沉积和蚀刻。也有新的要求CMP, epi、离子注入和其他工具。“所有这些要求最高的精度,Randhir Thakur说,执行副总裁和总经理硅系统组应用材料。“每个部分(设备)业务是看到变化,这就需要创新和投资。”

挑战7海里
与此同时,在一个单独的面板IEDM,焦点集中在问题7海里。“10 nm将类似于14 nm,”卡里姆而说,负责工程的副总裁高通。“但在7海里,我们认为这是另一个转折点。”

事实上,finFET晶体管可能会延长到7海里。但是在7海里或更早,这个行业可能需要走向一个新的通道材料来提高机动性。换句话说,硅基材料频道可能只是耗尽体力。III-V材料没有准备好7海里。这个行业是倾向于PFET锗或硅锗和硅场效应电晶体。“硅锗和III-V将候选人考虑,”而说。“硅锗是可能的。”

和之前一样,这个行业希望EUV模式。但如果EUV仍然拖延,那么该行业可能需要7点不可思议的纳米- 193 nm液浸式光刻与八倍的模式。“我不感觉良好八倍的模式,”Michael Guillorn说,IBM的研究人员,在问答的面板。“我宁愿使用EUV。”

初始需求EUV之一back-end-of-the-line (BEOL),包括芯片设计的微小的互联。行业需要新的突破领域并有充分的理由。芯片制造商面临可怕的RC延迟问题从20海里。总之,这个行业需要EUV BEOL简化模式方案,根据Guillorn。

芯片制造商还需要新的突破BEOL的新材料。例如,这个行业是关注钴。其他材料也在管道缓解RC延迟问题。

此外,该行业正在超出7海里。亚伦说:“我们有finFET中国农历新年庆祝活动之前更换灯笼内,副总统的逻辑过程技术和在Imec逻辑设备研发项目的主任。“今天鳍的宽度大约是7到8 nm。你可以到5 nm鳍宽度。但是你不能一直这样做,因为你会得到流动性退化。”

所以在5 nm,该行业可能需要搬到一个新一代的晶体管。和之前一样,有几个选项,如gate-all-around场效应晶体管纳米线场效应晶体管,量子阱finFET TFET。“我们需要一个新的解决方案,”中国农历新年庆祝活动之前更换灯笼内说。“你可能需要一个更复杂的结构像一个gate-all-around。但是现在未来没有明确的解决方案。”

不用说,仍有许多未知数。在5 nm,业界认为,摩尔定律将保持不变。“预测表明,在5海里,你还有一个好球的晶体管成本下降足够有趣,“说Witek Maszara,杰出的成员在GlobalFoundries技术人员。“如果这些创新不会发生,也许5纳米技术能做或者。”

事实上,另一个选择是垂直的。Imec,例如,发展垂直纳米线结构。此外,还有2.5 d / 3 d堆叠死去,但技术还在跑道上。然后,CEA-Leti推动整体3 d。在这种技术中,芯片制造商将堆栈尖端晶体管上的彼此。

随着时间的推移,这个行业可能需要两条路径。芯片制造商不仅追求传统的芯片架构,但是他们还将接受一个类3 d技术。挑战在于如何选择正确的解决方案。除了5纳米,甚至还有更多的未知因素。目前还不清楚如果硅将规模超出3海里。碳纳米管、石墨烯等异国情调的2 d技术听起来有趣,但这些材料都有艰难的挑战。

总之,扩展将该行业在可预见的未来保持忙碌。但很明显,这将是一个昂贵和困难的任务在摩尔定律。