单片3D集成电路的发展势头

2.5D/3D芯片市场在几个方面正在升温。一方面，使用硅通孔(tsv)的堆叠式芯片正在生根发芽。在另一个领域，三星正在试用世界上第一款3D NAND设备，美光和SK海力士预计也会效仿。

而现在，又出现了另一种产生蒸汽的技术——单片3D集成电路。在叠模中，裸模通过tsv连接。相比之下，单片集成涉及到堆叠、对齐和连接前沿晶体管的过程，以形成所谓的单片3D芯片。据称，使用标准通孔，单片3D ic在更小的特征尺寸下提供的连接数是堆叠2.5D/3D TSV技术的1万倍。

这不是一个新想法。单片3D集成在几十年前就被设想出来了，但多年来，许多实体都尝试过，但都没有成功。

现在，业界开始解决一些挑战，使单片3D芯片成为7nm及以上节点的可能竞争者。今天，在实验室里，研究人员取得了一些进展，声称能够将两层前沿晶体管堆叠在一起。“我不会说它(比3D TSV技术)更好，但单片3D技术提供了更多的多功能性，”CEA-Leti创新设备实验室经理莫德·维内特(Maud Vinet)说。“你可以在两层之间建立更多的联系。基本上，两个触点之间的距离可以短至16纳米。”

考虑到目前传统集成电路扩展面临的挑战，idm、代工厂和无晶圆厂芯片制造商正在认真研究这项技术。Imec的逻辑项目主管Aaron Thean说:“目前的热门话题是3D。”“下一个热门话题是如何在晶体管层面实现3D。有不止一种方法可以做到这一点。我们目前正在以不同的方式进行评估。”

单片3D的最大挑战是在不损坏底层的情况下处理顶层。“动机很明显，”希恩说。“你正在努力提高设备密度。但当你试图把它降低到晶体管的水平，这是棘手的。堆积过程本身可能会干扰晶体管和互连的处理。”

3 d热潮
一段时间以来，2.5D/3D技术一直在蓬勃发展。有几个关键原因。首先，传统集成电路的扩展成本正在变成天文数字。其次，业界开始看到各种芯片的带宽瓶颈。

IBM系统与技术集团(Systems & Technology Group)的研究员Subramanian Iyer表示:“我们已经到了这样一个地步，即电路的原始缩放可能不是获得我们所需要的那种生产率的最佳方式。”“例如，由于没有缩小芯片间距和电路板，我们把太多的生产率提高的责任放在了半导体上。这增加了每个功能的成本，这是不可持续的。”

为了保持传统的集成电路缩放曲线，业界需要昂贵的技术，如极紫外(EUV)光刻技术。EUV扫描仪每台售价为1亿至1.5亿美元。Iyer说:“这个行业是否有能力为这些工具买单还有待商榷。”“我目前看到的光刻解决方案都不是可持续的。我们可以继续遵循摩尔定律，但我们需要这些正交技术来维持它。”

其中一项技术是垂直发展。美光科技(Micron technology)的技术策略师迈克·布莱克(Mike Black)说，以传统的DRAM规模为例，整个行业“正在努力跟上步伐”。为了解决这个问题，美光最近开始推出混合内存立方体(HMC)，这是一款2GB的设备，由四个4gb DRAM芯片堆叠而成。HMC使用tsv将逻辑控制器和DRAM结合起来。

另一种方法是单片3D集成，最初是在20世纪80年代尝试的。“30年前，当我们沉积多晶硅时，这个行业遇到了问题，”正在开发单片3D技术的知识产权公司MonolithIC 3D的首席科学家阿尔伯特·亨宁(Albert Henning)说。“我们在晶界和界面方面遇到了困难。这迫使业界不再将其作为制造3D晶体管的手段。”

最近，单片3D技术已经获得了动力。美国国家航空航天局、美国国防部高级研究计划局和多所大学一直在研究这项技术。BeSang和MonolithIC 3D这两家IP供应商一直在开发这项技术。

SK海力士最近将BeSang的知识产权授权给了SK海力士。此外，高通公司正在就这一主题发表论文。在即将于12月举行的IEEE国际电子器件会议(IEDM)上，来自台湾的一个团队有望展示业界首批单片3D芯片之一。

高德纳(Gartner)分析师迪恩•弗里曼(Dean Freeman)表示:“单片设备已经流行了很长时间。“那么，这项技术有趣吗?是的。它实用吗?很难说。目前，它看起来相当昂贵，但2.5D也是如此。它能比TSV或3D替代品更便宜吗?现在下结论还为时过早。我们需要看到他们构建一个SoC，然后将其与TSV或平面SoC进行比较。”

毋庸置疑，仍存在一些重大挑战。Freeman说:“如果你用这种技术制造尖端设备，我担心的是你会有热预算问题。”“你必须管理不同设备的热预算。你还必须管理互连。如果我把晶体管堆得很近，我能得到我从器件中产生的热量吗?这是任何3D技术面临的挑战之一。”

三维流
今天，有几种不同类型的单片3D集成制造流程。例如，在单片3D的一个流程中，芯片制造商将首先开发一个传统的CMOS晶圆，该晶圆将具有晶体管和铜互连。然后，芯片制造商将获得一个单独的晶圆或供体晶圆。“我们拿一块裸露的硅片并氧化它。我们植入氢，也就是植入质子。我们将它们植入大约20纳米的深度。氢层在单晶硅中造成了一层损伤，”MonolithIC 3D的Henning说。

然后，将供体晶圆翻转，并使用氧化物键合工艺将其粘合在原始CMOS加工晶圆的顶部。根据该公司的说法，在这一点上，结构的顶部然后使用机械力或退火来切割或压痕。

然后，芯片制造商将在供体晶圆的顶部形成晶体管，供体晶圆排列并堆叠在底部晶体管的顶部。为了在顶部结构上形成晶体管，芯片制造商将使用蚀刻和沉积工具形成所谓的“凹槽晶体管”(RCATs)。然后，形成栅极堆栈，接着是互连。

另一家IP公司BeSang也有类似的流程。“BeSang的3D IC也是单片3D IC，”该公司总裁兼首席执行官Sang-Yun Lee表示。“它可以用于各种应用，没有特定的限制。它不是一种特定的产品导向技术。”

与此同时，目前单片3D集成领域的领导者CEA-Leti正在采用另一种方法，即完全耗尽SOI (FDSOI)技术。CEA-Leti的Vinet说:“目前，我们正在开发构建模块和技术支持。“我们正在与设计人员合作，确定最适合这项技术的应用。所以我们才刚刚开始确定应用。”