如何创建一个实现流签收证明最后FPGA网表的功能相当于RTL模型。
标准IEC 61508 / ISO 26262 / EN 50128 - 254。
fpga的主要硬件平台容量,对安全性要求苛刻的应用程序,包括航空航天,核电站。现代fpga实现高绩效的实现设计与集成的安全机制。这是驱动采用在其他行业,包括汽车。功能安全标准要求严格的开发过程中引入系统故障的风险降到最低。一些RTL问题可能只透露自己是合成网表的错误。此外,合成工具操纵设计映射到固定的FPGA结构。这些复杂的转换呈现出高的风险引入bug。门电路级仿真和实验室测试只能满足一小部分的FPGA功能,并有可能实现小姐bug。此外,他们跑得很慢,很难调试。本文提出一个实现流签收证明最终的FPGA网表的功能相当于RTL模型。 Based on FPGA-specific, mature formal technology, the solution is exhaustive and efficient, with many issues being caught before synthesis starts.
阅读更多在这里。
|
|
|
|
|
|
|
|
留下一个回复