常见的波导问题以及如何缓解它们。
作为硅光子学制造随着额外的代工和300mm产品的增加，工艺变化问题逐渐浮出水面。硅加工的可变性会影响波导的形状，并可能导致有效指标、传播损耗和耦合效率与预期设计的偏差。在这篇文章中，我们将强调在硅光子学制造中可能发生的工艺变化问题，并讨论减轻这些影响的技术。
数字1．实例测试光子集成电路，包括波导、光栅耦合器、MZI、光电探测器和填充图等常用元件。
图2。具有线边缘粗糙度的定向耦合器。
波导边缘粗糙度(图2)导致额外的后向散射，并增加波导中的传播损耗。边缘粗糙度可能源于平版印刷效果、蚀刻或其他加工不均匀性。处理方案，如光刻胶固化，侧壁氧化，或热处理，可用于减少波导边缘粗糙度。对于300mm加工，使用193nm浸渍光刻也可以降低线边缘粗糙度，而不是干式193nm或DUV光刻[1]。
图3。由于蚀刻加载效应，Racetrack谐振器在(a)远边缘和(b)耦合间隙处表现出波导侧壁角度的差异。
最终的波导形状也受蚀刻加载效果(图3)，其中蚀刻率根据开放面积的大小而变化。例如，与隔离特征的蚀刻相比，紧密间隔的硅特征的蚀刻可能导致不同的侧壁轮廓和沟槽深度。蚀刻加载效应对耦合波导来说尤其成问题，因为工艺变化会改变耦合器间隙、波导宽度和侧壁轮廓[2]。除了工艺调整外，加载效应还可以通过填充模式或虚拟线等辅助功能减轻，这些辅助功能在整个衬底中保持一致的开放面积百分比。
图4。波导处理(a)前端没有虚拟填充会导致下游金属化问题;(b)采用假填料时，盘形冲击减小，金属化效果好。
虚拟填充插入也可以减少影响图案密度效应(图4)由于化学机械平面化(CMP)[3]。当CMP应用于硅波导加工过程中，它会导致材料碟形和其他表面不均匀性。这种表面可变性可能会在下游加工中导致意想不到的问题，例如互连短路，特别是如果应用了额外的CMP步骤。通过使用虚拟填充调整硅层的图案密度，可以减少CMP碟形，最大限度地减少表面不均匀性，从而获得良好的后端金属化。
改进过程控制是减少硅光子学制造中变化的一个明显的解决方案。工艺可变性也可以通过针对制造的光子学特定设计来减少，例如通过布局优化和使用填充模式来保持目标模式密度。评估新的流程流在晶圆制造之前，可以帮助最大限度地减少不希望出现的结果，如波导侵蚀或边缘粗糙。因此，成功的硅光子PDK开发需要设计和制造规划来减少和减轻工艺变化的影响。
参考文献
[1] n.b. Feilchenfeld等人，“硅光子学和制造的挑战”。SPIE 10149，纳米图案VI的先进蚀刻技术，101490D(2017年3月21日);doi: 10.1117/12.2263472。
[2] L. Chrostowski和M. Hochberg，“基本构件”，硅光子学设计:从设备到系统，剑桥:剑桥大学出版社，2015年，第103页。
[3] D. O. Ouma等人，“使用平面化长度和图案密度概念的氧化物化学-机械抛光的表征和建模”，《IEEE半导体制造学报》，第15卷，no. 1。2，第232-244页，2002年5月。
|
|
|
|
|
|
|
|
|
|
|
|
留下回复