在每一个新节点上，动态功率密度和不断上升的泄漏功率成为更大的问题。
在10nm及更远的工艺上，电流密度变得更加成问题，增加了每个芯片需要集成的电源管理量，增加了设计成本和上市时间。
自90nm以来，单位面积的电流一直在上升，迫使设计团队利用许多与功率相关的策略，例如动态电压和频率缩放，身体偏向，多功率域和暗硅。如果没有这些技巧，芯片永远不可能以3瓦或更低的功率工作。然而，随着新一代的出现，控制这一切变得越来越困难finFETs．
”黑硅本质上是指我们在一个非常小的区域里塞了太多的功能，”研究人员Jamil Kawa说Synopsys对此的解决方案组。“一旦达到16nm及以下，你就可以在一块芯片上安装数十亿个设备，因此你可以在一块芯片上塞进的功能数量是巨大的。”
如果所有这些功能同时打开，一个设备将超过功率和热预算，导致一系列影响，从热诱导关机的电源管理设备，到自加热和热失控的行为不那么可预测。在7nm和5nm工艺中，问题因两个原因而加剧。首先，动态电流密度增加，因为晶体管在各个方向上的物理距离更近，在鳍片之间捕获热量。其次，在16/14nm以下，电流泄漏再次开始增加，这也表现为热量。在这两种情况下，都需要很好地理解其影响，因为它们会导致热迁移和金属迁移。
图1:可能出现的问题。来源:Colbert Tech Repair/YouTube
“自热是一个问题，必须正确地建模，”Kawa说。这可以使用TCAD工具进行模拟香料也可以建立解释自热的模型。在描述IP特性时，您需要在性能下降时考虑到这一点，等等。此外，由于铜是一种软金属，金属迁移成为一个大问题。因此，金属迁移分析必须从7nm开始进行详尽的分析。”
人们提出了许多解决这些问题的办法。一种是对过去几个流程节点使用的相同概念进行更积极的应用。
“晶圆代工厂仍在取得令人难以置信的进步，你可以制造很多晶体管，”at的功率架构师和杰出工程师阿什利·克劳福德(Ashley Crawford)说手臂．“如果你把两者放在一起，较少引用的暗硅理论的‘玻璃半满’版本说，你可以利用这一领域来实现高效的卸载加速器，利用并行性，来补充传统设计。”
这个想法的另一个扭曲利用了斯坦福大学教授威廉·达利所说的“暗淡的硅”。
Kawa说:“暗淡的硅概念说，继续运行你需要运行的一切，但电压更低。”“由于电压对功率的贡献是一个平方比，您仍然可以在低得多的电压和低得多的时钟频率下在您的电源预算范围内运行，而不是在架构上进行巧妙的设计，这意味着电源管理变成了一个架构问题。不过，这个概念本身就很棘手。”
所有这些解决方案都利用了过去几个节点的思想转变，即电源问题不再能够在块甚至子系统级别上解决。他们需要一个更全面的方法。
“无论是为了降低芯片功耗以降低温度，最小化冷却要求以降低封装成本，还是为了提供更长的电池寿命，功耗都与时间一样，成为设计过程中优化的关键维度，”英特尔IC实现部门的集团营销总监Sudhakar Jilla表示Mentor是西门子旗下的公司．
事实上，功率现在是设计闭包的一个关键指标。“传统上，节能主要依赖于架构级别的更改或时钟门控吉拉说。“但现在设计人员正在寻找更智能的解决方案，在节能方面具有更大的优势，特别是在高级节点-16nm /14nm/10nm及以下)。与平面fet相比，finfet提供了显著的节能。在导电晶体管“鳍”的两侧有多个栅极，可以更好地控制栅极的开/关特性。这样做的代价是输入引脚电容提高了三倍，但泄漏功率低得多，可以降低供电。有了finfet，数字电路设计行业重新关注动态功率最小化。”
接下来会发生什么?
由于对finFET工艺和技术的投资，芯片制造商和晶圆代工厂正试图尽可能长时间地扩展现有的finFET。但随着泄漏再次开始增加，可能会转向一些新的晶体管器件。目前最热门的候选是全能fet，它将再次引入处理电力的新方法。一个gate-all-around场效应晶体管基本上是一个侧转的finFET，周围绕着一个栅极。然而，这最终在真正的硅中是如何表现的还不得而知，这突出了对更多系统级分析的需求。
“你必须开始从多物理物理的角度考虑电源完整性，”阿温德·尚穆格维尔(Arvind Shanmugvel)说有限元分析软件．“这包括时机，电迁移还有热问题，你必须确保有一个完整的芯片封装系统解决方案。如果每个定时路径在不同情况下受到电压的影响，就会对不同类型的物理产生影响。”
图2:自热模型。来源:有限元分析软件
这种整体设计芯片的方法如今越来越受欢迎，尤其是在功率方面。的首席执行官说:“复杂性在两个方面都在增加Teklatech．“有更复杂的设计和更多的物理尺寸。这需要在整个流程中进行良好的分析。”
Bjerregaard说，不一定有任何技术问题需要解决，但你确实需要了解这些问题的影响。例如，IR下降对电迁移或老化有什么影响?这只能通过使用更高级别的抽象来解决，以理解设计决策的多物理影响。“你需要能够过滤掉无关紧要的问题，这样你才能尽早解决重要的问题。”
意想不到的问题
在每个新节点上都有意想不到的问题。在过去，这些问题通常涉及功能和产量。但与功率相关的问题越来越多地主导着设计，而这些问题往往很难预测，因为所有的数据都无法同时获得。
Mentor的Jilla表示，由于转角、模式和电源状态场景的激增，可能会产生冲突的电源、时序、系统集成、可制造性和区域闭合要求，电源问题会加剧。“基本的低功耗设计技术，例如用于降低动态功率的时钟门控，或多个电压阈值(multi-Vt)，以降低泄漏电流，现有工具已经建立并支持单模/角组合。然而，设计人员在使用更先进的技术(如多电压流)时遇到了困难multi-corner多模背景，以及设计节能时钟树。使用多电压供电(也称为多vdd)方法，一些块使用比其他块更低的电源电压，从而创建电压的岛屿．当使用动态电压和频率缩放来改变工作期间的电源电压水平和时钟频率时，这一流程变得更加复杂。”
在具有多个角和模式的设计中，时钟功耗取决于各种因素，如电路设计风格、架构选择、时钟分布布线、时钟驱动器尺寸以及使用最佳时钟门位置禁用部分时钟网络的能力。
考虑到这一切，由于电源成为IC设计中威胁延续的关键限制因素之一摩尔定律在整个设计流程中，工程团队需要新的功能，使他们能够清楚地看到和理解电源对设计的影响。Mentor公司的产品营销经理Arvind Naryanan表示，目前提供的一些关键技术包括:
应对抵抗
芯片的功率结构已经从28nm的泄漏为主，转变为16/14nm的动态功率为主，再转变为10nm、7 nm和5 nm的结合。
“FinFET是一个非常优雅的创新，因为它允许我们制造更小的晶体管，泄漏更少，”卡姆·基特雷尔(Kam Kittrell)说，他是该公司Digital & sigonff集团的产品管理部门主管节奏．“与此同时，电线之间的距离越来越近，电线变得越来越高，以改善阻力冲击，而过孔切割也变得越来越抗阻力。因此，在较短的距离内，电线中有更多的RC组件。”
此外，在设计中驱动通用晶体管的晶体管必须驱动更多的负载才能到达目的地，并且有更多的动态功率组件。
Kittrell说:“回顾180nm的设计，泄漏只是一个问题，但动态主导。”“当时，动态功率主要由I/ o、内存和时钟来处理。如果你在这些方面做得很好，那就没问题，你尽了你所能来控制它。这种情况正在改变，逻辑组件(数据路径逻辑和控制逻辑)正在成为芯片内总动态功率的相当重要的一部分。现在我们得到了这个分量。它只是管理功率，有多少功率，也因为这些影响，红外衰减在设计的后端成为一个越来越大的问题。”
解决动态功率和红外下降这两大功率问题需要重新审视整个流程，而不是依赖于单一的工具或设备方法解决所有问题。
他说:“有趣的是，它通常不是为了实现而做的，因为它还必须包含验证组件。”“在动态功率方面，无论你看的是总功率还是红外下降的某些部分(平均红外下降或瞬态红外下降)，你都必须有矢量来刺激它们。如果我们看它的两端，如果我在流动的开始有动态功率和IR下降，我对动态功率的影响会比对流向末端的影响更大。在天平的两端，也有容量问题，所以从一开始就看总功率，如果我是一个RTL设计师，工作一个块，我可能会想出一个我认为很棒的动态功率，但结果是，当我把它放在子系统或SoC级别时，我的块被执行的太少或太多，以至于我对整体景观的贡献的观点是错误的。正因为如此，你必须在一开始就有很大的容量来验证设计——以你做模拟的速度。最好是运行系统级软件，看看收音机是开着还是关着，或者听音乐播放器或其他什么，看看前面的功率配置文件是什么。”
ANSYS的Shanmugvel对此表示赞同。他说:“潜在的主题是，关闭退出循环的难度呈指数级增长。”“解决这个问题的唯一办法是从大数据的角度来看待电力整合。”
这也需要更多的工具集成，以便在整个设计流程的每个需要的地方共享功能快照。Cadence公司的Kittrell说:“必须有一种管道式的连接技术，将所有这些电力感知技术连接起来，并在早期就能提示可能在流动中出现的电力问题。”“现在，这是非常特别的。”
-Ed Sperling对本文也有贡献。
有关的故事
10nm和7nm的优化挑战(上)
如何优化10nm和7nm工艺的设计?每增加一个节点，问题就变得更难。
10nm和7nm的优化挑战(第2部分)
随着热密度的上升，热量正成为一个严重的问题，这给汽车等需要坚固耐用的部件的行业带来了问题。
最坏的结果导致问题
在10nm和7nm工艺中，过度设计会影响功率、性能和上市时间。
|
|
|
|
|
|
|
|
|
|
晶体管在各个方向上的物理距离更近
栅极间距比晶体管的直径长得多，单位为纳米。