最坏的结果造成了问题

设计工具的能力来确定最坏情况使得许多芯片制造商国旗潜在问题tapeout遥遥领先,但随着过程几何图形缩小的方法是开始创建自己的一组问题。

在16/14nm下面尤其如此,额外的电路可以缓慢的性能,提高所需的电力驱动信号在长,薄电线和随后引起热问题由于增加了电阻和电容。它还可以推动设计团队利用更广泛的电源管理方案,从而需要更多的时间来实施,调试和验证。

说:“计划没有改变另Castagnetti,杰出的工程师博通公司。“但很多时候,结果我们的工具非常悲观。有时一个开关运行非常常常禁食的速度比其余的芯片,并需要运行速度比它。我们需要一些方法来解决这个问题。如果这是一个手动过程,有时你知道如果有故障,你可以忽略这一点。我们需要工具的知识,这个芯片的频率没有人不必说,“这里的电压为每个实例的信息。

这是更多的问题在每一个新节点下面16/14nm因为即使有一些组件的电压降低,总功率预算被压缩了由于更多的功能被添加到芯片。

“总功率可能会持平,但功率密度和电流密度增加,“Castagnetti说。”联系在一起,finFETs可能会降低泄漏但动态功率增加。利用智能方法讨论开始之前,所以你不要保险设计你的网。我们真正需要的是一个方法,我们有一个可预测的周转时间的设计。”

什么可行,什么不
有很多问题在高级节点开始浮出水面。权力,而重要的是,就是这些问题之一。还有其他涉及从平面布置图(见最终的左移位)验证,面具写作,光刻技术和多个级别的测试。

“整个半导体的商业模式被打破了,”托拜厄斯Bjerregaard说的首席执行官Teklatech。“你可以得到更多的晶体管每一美元在每一个新节点,直到28 nm节点,这是建在商业模式。但是你看不到了。你看到一个压扁的系统成本由于困难的解决这些底层物理挑战需要收获缩放的好处。让设计师更聪明地工作与权力的完整性。这里很容易做一件事,如果成本你那边,但是你怎么发现完美的折衷设计空间?它变得更加复杂。在早期的集成电路设计,它是所有关于速度和面积,和更少的力量。如果你去最小的区域,这将给你最低的力量,那么这是一个二维的权衡。但是一旦你去物理设计你开始跑到所有这些不同的东西。 How do you manage those tradeoffs?”

这就是方法开始遇到麻烦,在每个新的流程节点变得更加明显。虽然是有用的视图设计流从一个更高层次的抽象让芯片市场更快,最难的问题是在细节中。这些都是那些不能自动化。

融合这两个愿景需要一系列的妥协。虽然现有的工具可以发现潜在的问题在电子电路,他们倾向于认为那些违规的绝对值。钢筋的限制性设计规则的铸造厂,和两套规则交错发展芯片功能,足够可靠,可以生产足够的收益在经济上可行。

给予足够的时间,经验丰富的工程团队可以使硬件以及软件的改善,否则将出现在额外的保证金。现在问题是这样的灵活性可以或应该被嵌入到自动化工具。

“这是指数更加难以关闭签字循环,“Arvind Shanmugvel说,应用工程主管有限元分析软件。“解决这个问题的一个方法是确保你不是使用最悲观的分析。但你也必须改变我们如何看待权力的完整性,从信号multi-physics模拟,你可以看到电源完整性的影响在设计的各个方面。影响范围从时机电迁移热。实现的唯一途径,是一个完整的chip-package-system批准的解决方案,因为保证金死一边包一边和保证金。我们必须能够模拟所有这些事情在同一上下文。如果每个时间路径有影响的电压,然后为每一个有不同的情况。”

Shanmugvel说这个数据从一个设计的差异很大,从一个应用程序到下一个。“作为设计师,我们需要数以百计的报告和写他们,想出独特的解决方案对任何类型的设计”。

筒仓的行为
的一个关键障碍,发生涉及半导体公司的组织结构。在芯片设计变化快更software-hardware合作设计,新的汽车和市场需求新利体育在线完整版物联网,强调连接和移动大量data-many公司发展中那些芯片投资时间和金钱流动和证明他们的工作。因此,他们不愿改变这些流每次突然出现一个新的市场机会。在许多情况下,采用新的工具和技术,学习如何有效地使用它们是一样的问题适应现有工具和流向新的问题。

“今天,你有一个核心设计团队,一个包装设计团队和芯片设计团队,“博通的另说。“谁会放弃他们吗?最后谁来负责如果出现错误?所以multi-physics引进大局的好方法,但它很难实现从结构的角度来看。在一个ASIC的环境,设计往往是属于别人。你必须合作水平。如果你处理噪音,你需要一个理解的噪音伤害。和IR降,并不是所有的IR降伤害。”

市场整合,体现了系统公司开发自己的芯片,有固化的一些传统的筒仓行为。但只有物理开始前很久,可以继续改造设计。在7海里,遍历线将增加时间信号,再次将增加5 nm,只有这一次,它会加上量子效应。

Shanmugvel声称,需要的是一个完全不同的设计。“一旦你开始思考什么是产品,而不是什么是芯片或包,然后画面变化。”

路线被采用公司如苹果、谷歌和亚马逊,开发自己的芯片根据自己的规范。

“有两种东西是孤立的,“Bjerregaard说。“一个是芯片和包,也模拟。每个人都知道数字噪声引起的问题模拟。没有做任何事除了guard-banding和双量子井。从multi-physics的角度来看,工程社区一直在很长一段时间内专注于解决具体问题,而不是关注真正重要的。没有人真正关心红外只要稳定下降。真正重要的是IR降的影响,我们只能通过观察multi-physics地址。时间,电迁移和衰老都受到IR降的影响。我们必须停止看技术问题的隔离和开始看重要的筹码。通过这样做,它可以过滤掉不重要的问题”。

实际上,这种分离工程设计问题,做最坏的基础上需要解决,和那些不。

“这是改变设计的行为而不是解决一切都结束的时候,“Bjerregaard说。“它仍然是重要的,因为自然你想实现一个芯片。但设计本身更为复杂。有更多的维度。有效地解决这个问题的唯一方法就是让他们正确的建设。这需要良好的分析没有一定perfect-throughout流。在每个阶段,有很多未知数,拥有完美的分析需要太多变化。”

保险设计的成本
但保险设计多少是可以接受的吗?没有单一的答案。它可以应用有很大不同,流程节点和公司。7纳米手机SoC,例如,额外的保证金可能需要好几个月的工程管理不同的权力领域,但可以平摊成本在整个设备。在一个2.5 d包,权力可能比吞吐量和更少的关注包装,和额外的保证金在插入器可能是可以接受的。相比之下,一个物联网边缘设备,即使在65 nm额外的保证金可能芯片添加足够的成本竞争力。

“你可能不需要一定程度的准确性,“博通的另说。“我们没有那么多的豪华过多的这些天,但我们仍然做过多。”

ANSYS的Shanmugvel看到不同的画面出现。“如果你保险设计产品,你把钱放在桌子上,”他说。“如果你的大小大于它必须死,或者你需要一个额外的金属层,成本钱。但保险设计变得越来越具有挑战性的10 nm和7海里。阈值电压很稳定。如果阈值电压是恒定的,你有一个电源电压的快速增加,噪声容限已经降低了。任何种类的保险设计直接影响着这个,所以你必须非常小心,尤其是在10纳米和7纳米,而不是保险设计。”

哪个位置是正确的服务很大程度上取决于市场,以及由谁。

说:“有两个思想流派Bjerregaard。“一个是自动化的方法。这是过于保守,但它的工作原理。另一种是模拟,你数以百万计的运行周期。在我看来,他们两人是长期持续下去的。过于保守的方法不是一个好的商业模式。的蛮力仿真模型需要太长时间。我们知道从机器学习更深的学习,我们可以学习的决定,所以可以机器。他们应该能够确定红外下降是一个问题。”

时间会告诉我们谁是正确的。
有关的故事
利润比其效用吗?
为什么大数据技术构建高效芯片至关重要。
定时关闭问题重现
添加更多的功能和更大的权力国家更难设计芯片10 nm和7海里。
路由信号在7海里
扩展的挑战以及如何减少IR降和时机问题。
技术说:权力的签收
一看利润的影响在先进的设计和如何确保有足够的覆盖率。
SoC电网挑战
SoC的动力输送网络的效率如何,多少他们过度设计,以避免大量的问题吗?