优化挑战10 nm和7海里

优化是一个简单的时机对面积权衡,但现在不是了。我们去每一个新的节点,权衡变得更加复杂,涉及更多的方面的设计,用于隔离处理。

半导体工程与克里希纳Balachandran坐下来讨论这些问题,对低能耗产品的产品管理主管节奏;的首席执行官Teklatech;副总裁Aveek Sarkar产品工程和支持有限元分析软件;和Sarvesh Bhardwaj、组建筑师ICD优化导师图形。下面摘录,谈话。第一部分是在这里。第二部分是在这里。

SE:建模精度和性能之间的妥协。设计师需要多少信息做出理性决策尤其是在前端的过程?这是任何不同的权力吗?

Sarkar:如果你文摘太多你会放弃准确性。但它回来的问题你打算用这个号码。如果你足够务实理解的元素进入模型,大多数时候你可以把它在其表面价值,假定它将做你希望做的任何事情。你可以不了解背后的假设,使模型和什么是适当的方式来使用它。当你在抽象,简化成为占主导地位的需要,而不是细节。例如,如果您正在设计一个标准的细胞,然后晶体管模型的准确性是非常重要的。你看电路延迟,如何构建细胞和大量的类似的东西。当你上升到更高的水平,SoC水平的,你不在乎。你在图书馆一层抽象模型。在系统层面,您创建一个抽象的芯片对权力被我们的例子中,一个die-chip-power模型。符合系统的水平。只要你理解权衡的问题会被解决。

Balachandran:这是一个鸡生蛋还是蛋生鸡的问题。没有这个模型不能做任何分析上的水平。没有分析,你将无法做出好的决策。你需要它们。关键是使模型尽可能准确,行业内接受并广泛使用。没有,无论你生产不够可信,分析和客户会回到使用电子表格。我为什么需要这些分析工具吗?获得必要的精度水平你真的必须潜到生理效应和理解,使。挑战是什么是正确的提取从底层的抽象层次水平走上更高层次为了给出一个合理的精度但同时不使它一个艰巨的任务。没有标准。

Bhardwaj:决定在早期阶段可以有数量级的对最终结果的影响,并提供的模型是很重要的。这可以从快速原型或精确的数学建模技术。

SE:新节点,电线的物理变化。我们越来越皮肤效果,R不是扩展,从而加热电线本身。我们会不会遇到同样的问题,我们做了时间和EDA和合成会产生何种影响?

Balachandran是的,你对了。金属层的电阻率上升相比,以前的技术。它甚至不是直线上升。上升指数,这是一个问题。因此,它不仅是连接延迟,但上升的开关电源。动态功率增加,因为它是一个钢筋混凝土产品。所以合成必须意识到,地点和路线必须意识到这一点。在每一个阶段,你必须做出正确的决定。你必须考虑这个,理解它的映射和优化过程中做出正确的选择。没有你就不能收敛时间或在这些新的几何图形。

Sarkar一件重要的事。我们看看延迟方面——人们传统上设计的方式可以表示为,“你如何提供最强劲的动力输送电网结构的芯片,包或系统?“传统上,他们走了,说:“无论我的芯片,在任何技术节点,我所有的芯片将这个特定的电网。他们做大量的模拟和想出一个健壮的、定义良好的网格。但它需要大量的路由资源,和你开始看到更新的技术节点延迟效应。你坚持这些过度设计的电网,不需要大多数的街区。所以整个芯片尺寸增加。满足该地区的时机,将开始上升。我们也看到不仅R,功率输出,而且芯片的电感。边缘的设备。我们开始看到这个问题16 nm, 10 nm和7海里是更糟。设备操作快所以当边缘率在几皮秒,飞行时间跨线变得更加有趣。 You don’t have to have a package. PCB length trace is going over a couple of millimeters. It is hundreds of microns, and we need to model the inductance on the chip.

Bhardwaj:交通拥堵成为一个主要的问题。因为高拥堵,它不仅影响对权力的时机也。所以你需要开始蔓延出销的电线和电池,因为访问问题。最终你没有相同级别的扩展,你会期望从搬到一个新技术。面积和成本效益,人们预计不会因为这些类型的问题。

Bjerregaard的关键问题是,芯片上的金属:路由和功率输出正变得非常昂贵。长度比例的传统观点,门被缩放的代理(power-area-performance)是打破一切。EDA行业的这是一个令人难以置信的机会来证明它的价值,因为聪明的工具优化设计更优的稀疏的片上资源开发是必要的。

SE:2.5 d和3 d集成添加任何额外的挑战?

Balachandran:有创新2.5 d和3 d结构。有创新EDA一边处理流。它是影响工具。首先必须了解的工具拓扑和能够提取寄生。如果这并不正确,你就不会得到好的结果从任何时间或动力引擎,因此地点和路线不会好的,你的合成不会好——他们都依赖于准确的寄生。有很多影响,如皮肤效果,成为著名的所以它影响整个流程。

Sarkar:对于任何问题解决在常规硅,移动到3 d变得非常有趣。有一些热和机械应力不是大问题,因为你把一个16 nm芯片与40 nm死,或65 nm模拟块。你可能不会担心热效果。但当他们相互之上,甚至边的,有热耦合。然后你开始变得更加意识到对整个系统的影响。从建模的角度来看它变得有趣的纯粹的几何计算,我们必须处理。从功率输出的角度来看,或时机,这仍然是一个单芯片问题在大多数情况下,因为大部分的路由是在一个死。但如果你看看功率输出,我们提供监管机构通过包通过在矽通过(TSV)或者上柱前死去。还有很长的路由连接和我们来模拟的。也许死来自不同的公司。细节应该放入模型,结合模拟可以代表什么?你会设计决策——对权力或热或防静电。的标准不是很好,会回来,也可以伤害我们。今天他们可能使用两种不同的工具流和做集成的人——他们会得到当他们试着模拟在一起。

Bhardwaj:有明显的优点和缺点。你得到一个系统更紧凑但你必须考虑技术问题的不同级别的机械应力和热剖面完全改变。需要关注这些影响。解决方案必须为这些类型的分析和优化效果。

SE:还有什么?

Sarkar:7和10 nm,回到我们一直担心的事情在过去的技术节点迁移,看数据竖井的传统方法是将伤害我们,如果我们继续这样做。我们如何覆盖所有这些事情在一个数据结构,让它快速和容易,这样我们不需要等待几个小时负载的设计数据库吗?我们如何使设计师做开发,这样你就不需要时间等待一个答案,你立即得到它吗?如果你想了解的所有失败的设计中有超过一定下降,关键路径上,也许在50°C,你现在不能这么做。为了打破竖井和整体看数据,你需要这样做。我们必须朝这个方向前进。

Bjerregaard:物理层问题被进一步推高和更高的抽象的阶段。这并不是什么新鲜事。这是一个持续的发展在过去的20年。所不同的是,复杂的设计,结合多种物理方面需要考虑,是我们使用的单个机器的能力开发芯片。我们筒仓,无论是设计分解成可管理的块,并在物理方面的设计我们看什么。这样做我们留下最优,甚至设计收敛,放在桌子上。这是巨大的挑战。

Bhardwaj:整体流需要考虑所有的权力相关的问题,以便正确的决定可以为下游流。考虑到复杂,将会有更多的建模技术发展。

Balachandran:怪物已经采取一些额外的头上。工具可以在筒仓操作,但我宁愿说很多之间联系的工具。一个数据库的实现,是否您可以窥视和戳,或多个数据库是不相关的。这是一个实现细节。但必须有一个工具之间的互连,分析能力,分析时间,工具,看后端流程,工具的前端,模拟——包括权力、性能、热和区域分析和优化,必须一起多种工具的形式相互密切合作。信息必须容易交流和理解,需要有一种方法的信息建模。这是解决这些问题的方法。这是整体的一部分的方法。