混合信号设计的动力

混合信号设备是当今许多先进系统的核心，因为需要与外界进行交互，但设计和验证这些系统变得越来越困难。

这有几个原因。首先，几乎所有这些设备现在都必须比过去更低的功率，而且在模拟领域，这不像向下拨块的一部分那么简单。其次，它需要深入理解这个领域的复杂性，而不仅仅是可能的用例。最后，还有一长串验证为了实现这些设计，需要做出权衡。

“如今的汽车有很多混合信号内容，其中很多正变得低功率，因为在自动驾驶汽车中，你有通信的需求，”特斯拉的产品管理总监克里希纳·巴拉钱德兰(Krishna Balachandran)说节奏．“有很多传感器，各种各样的[阅读]都要拿起来。传感器主要是模拟组件，然后有一个数字前端，因为所收集的数据必须从模拟域转换到数字域。然后它必须被发送到不同的处理单元，这些处理单元是数字芯片，然后必须采取某种行动，将信号转换回模拟信号，以便汽车做任何事情——转弯或防止你被撞，或执行车道辅助。所有这些正在开发的驾驶辅助功能都是混合信号，而且它们必须是低功耗的。这就是为什么整个汽车行业都是混合信号，而且越来越多地是混合信号，低功耗。”

此外，他认为，从本质上讲，每一种混合信号设计都是低功耗设计，这是由汽车领域和汽车行业共同推动的物联网．

在近十年的大部分时间里，定义设计的功能意图一直是标准努力的主题。“权力意图使用规范统一电源格式(统一功耗格式)已广泛应用于低功耗设计，”公司产品营销总监玛丽·安·怀特说Synopsys对此．“UPF允许定义传统上用于数字设计的供应网络。”

然而，她表示，如今许多低功耗设计都包含越来越多的模拟内容，设计人员希望将供电网络定义扩展到混合信号设计。与此相关的挑战包括计算连接到数字块的模拟电源和电压水平，反之亦然。

很明显，这方面正在取得进展。Synopsys、Cadence、Mentor Graphics和其他公司的商业EDA工具允许设计人员完全在UPF中指定混合信号电源网络，并自动处理电压水平如何在模拟-数字功率域或边界之间转换。但这对设计团队来说仍然是一个艰巨的挑战。

White指出，模拟/SPICE模块的电源可以直接由UPF规范控制，该工具将自动检测模拟设计的边界是信号还是电源，并插入正确的接口元素。“例如，为信号插入A-to-D(模拟到数字)和D-to-A(数字到模拟)元素;和R-to-E(实电/模拟)或E-to-R(电/模拟到实)插入电源连接。随着电源的变化，接口元件的特性也会发生变化，这样模拟电压的上升和下降或具有开/关阈值电压可以建模为开/关电源状态。”

多年来，模拟/混合信号设计使用最低的功率，并具有最一致的功耗。“传统上，模拟电路存在于处理I/O和外部世界的芯片边界上，”英特尔公司的CTO Drew Wingard说超音速．“外部世界基本上都是模拟的，除非你非常关心你想要接收的下一个输入什么时候会被提供，否则你就会‘打开’，等待事情发生，这意味着你的模拟电路正在消耗能量，等待事情发生，而这可能暂时不会发生。”

Cadence的Balachandran同意，在模拟和数字领域的边界上，很多事情都可能出错。“模拟问题本身得到了很好的控制。有工具，有流程。人们知道如何设计它。数字问题有自己的一系列挑战，但从低功耗的角度来看，这些挑战已经得到了很好的定义，并且已经得到了解决。”

然而，他说，当有电线从一个域交叉到另一个域时，你并不总是知道数字域中的0正在转换为模拟域中的0。原因是模拟域可以有负值，也可以有正值。“1是什么?”如果在数字域中是1，那么在模拟域中是0.5伏，是1伏，还是1.5伏?电压高吗?你怎么理解?然后如何从模拟信号转换到数字信号，再来来回回，模拟信号转换。这在Verilog中并不存在。它不存在于现有的语言中。除非你使用专门的语言，否则你不会有这个功能。 Even if you have a language that describes it, and you have extensions to the language, then you still have to have the tools understand how to do this conversion and not corrupt the logic or the intention of the logic as the design is being verified. So from a verification point, it’s very challenging. From an implementation point, it’s also challenging because you’ve got to have all these voltages converted back and forth and they need to be treated in special ways.

Balachandran补充说，设计师还必须确保模拟约束传递到数字领域，并在数字领域中正确执行，这样才能保持意图，并且信号不会被破坏。

方法计算
当涉及到验证混合信号低功耗设计时，不只有一种方法，但已经建立了一些基本原理。

Mick Tegethoff, AMS产品营销总监导师图形，解释说SoC，这是一种数字顶部类型的设计，验证可能是最先进的功能丰富的混合信号类型技术所在。这是由数字方面主导的，验证技术多年来一直在发展，以支持巨大而复杂的数字芯片。“工程团队必须确保，当他们想要在验证中添加模拟块时——他们想要用SPICE精度模拟模拟块——他们必须进行混合信号模拟。但即使在这个层面上，他们也在使用实数建模。”

在顶部模拟设计中，最简单的方法是联合模拟香料模拟器平行运行Verilog模拟器。Verilog解决的是数字内容，SPICE解决的是模拟内容。

“显然，Verilog模拟器比SPICE模拟器快几个数量级。所以当你不需要数字逻辑上的精度时(你不需要SPICE精度，因为它都是基于标准单元)，你对它进行计时闭合，那么这部分模拟将运行得非常快，即使它非常密集。然后，门控项目就变成了模拟模拟。”“SoC中的模拟块几乎就像模拟ip。它们由定制人员设计，在SPICE中模拟，并具有特征，所以当它们进入数字时代时，它们非常坚固。另一方面，当它是一个更大的模拟芯片时，验证模拟本身的复杂性驱动了大量非常长的SPICE模拟，可能需要几天或几周的时间。但是如果你能把任何本质上是数字的东西不管是控制逻辑还是模拟电路的设置或调整你把它扔到Verilog模拟器里，那真的会加速模拟．”

Mentor Graphics的Analog FastSPICE产品营销经理Jay Madiraju表示，为了提高性能，工程团队可以利用建模。“如果芯片中有顶部模拟功能，以及一些数字功能，那么在晶体管级别运行SPICE模拟需要很长时间。所以对于大多数芯片，人们使用行为建模作为工具来帮助他们加速模拟性能。那些你知道工作正常的模块，你真的不需要它们达到晶体管的详细水平。你可以将它们抽象到用任何标准语言编写的行为模型中，这为你提供了很多模拟性能。”

这是一种进步，但仍不完美。Sonics公司的Wingard说:“我们在尝试将模拟电路应用于高容量、低成本的数字过程中所付出的代价之一是，电路的模拟性能不是很好，但使用数字技术进行校准是人们使用的一种逃避方式。”“问题是，如果你的校准程序最终需要你运行主机处理器，那么你在校准上花费的电量可能比你在基本电路本身上花费的电量更多。再说一次，当他们第一次建立这些技术时，这不是一个问题，但现在它成了一个问题。这就是为什么会出现专门的微控制器子系统来处理低功耗、模拟/混合信号I/O的维护。人们谈论了很多传感器子系统和类似的东西，作为一个例子，我们有很多，但它不仅仅在那里。”

上市时间
但要帮助设计师及时完成这些复杂的设计，还需要做更多的事情。关于混合信号电路的一个问题是，工程团队经常害怕关闭它们，因为它们是混合信号，它们不会直接打开。

温加德说:“他们必须解决问题，并从本质上重新校准，所以研究混合信号的人往往对这类事情非常保守，他们会给你一个无懈可的描述(混合信号电路是如何恢复的)。”“因此，我们正在努力研究的一件事是，我们可以做些什么来减少在那里的保守。如果我们有硬件电源控制，我们能像数字逻辑一样更快地把这些东西拉下来和拉上来吗?早期的工作是可以的，所以你可以开始教一些混合信号的东西，就像它是自主数字硬件一样。它需要一些分区——通常有一些物理层接口仍然必须是活的——但你仍然可以做一些好的事情来让它工作。”

他指出，这些方法仍然是特定于接口的，在某些情况下，它们最终是特定于系统的。“我得到了这个输入，我知道我只需要每小时采样一次。在物联网应用中，我不需要每分钟都检查温度。也许我可以每小时查看一次。但在其他方面，你几乎是连续测量的，因为你担心发动机的温度会导致你发火。”

这归结为对混合信号空间中所谓的“占空比”的深刻理解——就像许多其他应用领域一样。根据设备所针对的终端系统，这可能会有很大的不同，所以你希望能够利用这一点，并根据操作情况进行调整。“你不想说，‘哦，因为有时我无法负担关闭它的费用，那么我就没有理由设计关闭电路。’”

从功率的角度来看，这是没有意义的，而且设计到最坏的情况也不是设计芯片的有效方法。但是，如何更快、更一致地推动设计朝着更低功耗的方向发展仍然是一项正在进行的工作，即使是一个经验丰富的工程团队在一个设计上的成功，在下一个设计上也可能不一样。

有关的故事
模拟中的文化冲突
Analog的Day Of Reckoning
加速模拟
模拟在标准组中满足电源