加速模拟

半导体工程坐下来讨论模拟电路设计以及如何加速,库尔特·舒勒在Arteris营销副总裁;伯纳德•墨菲在Atrenta首席技术官;威尔伯罗、高级集团董事、产品管理定制IC和PCB节奏;布拉德斯、导演、IC设计、在飞思卡尔微控制器;在坦纳EDA和杰夫•米勒产品经理。下面是讨论的摘录。

SE:首先,模拟与数字技术的设计过程?

斯我管理模拟信号、数字信号和系统芯片设计团队的所以我看到了不同的设计师,他们有很大的不同,这是肯定的。流程和设计的本质是完全不同的,它带来了很多的挑战,当你将模拟IP集成到系统芯片上。我们更多的数字世界,所以模拟电路设计必须共存,和有很多的生成视图和模型的模拟IP进入产品。这就是有很多挑战我们,因为这就是这两种不同的设计世界真正走到一起。

罗:有很多机会加速模拟。我看到两个空间。一个是在实现方面,这是真正的设计、布局和实现,然后验证。从历史上看,人们称之为模拟试图引导故事更验证因为很多生产力的提高将是,如果我们可以利用数字人已经做了很多,从历史上看:度量为验证概念使用断言,使用覆盖率分析。模拟人刚跑了蒙特卡罗看着波形,然后呢?然后你的时间,因为有太多的东西看。如何构建testbenches更聪明吗?你如何重用的组件testbench吗?在验证方面有很大的改进的区域,我认为很多公司正在处理。在实现方面,典型的自动化仍然存在。 People want to do place and route for analog, and historically it’s just been that the aesthetics just don’t look good. People want manual-style-looking layout, matched wires and everything, but they are very nit picky whereas you ask the digital guys, ‘Have you actually zoomed into a little area to look at one of your millions of routes?’ They’ve never looked at that. As long as it meets timing and DRC, they’re done. I think there’s going to be a slight shift toward that mentality in the analog side too.

米勒:我当然认为的可能性,但我认为一个最大的问题是,模拟设计团队有一个非常传统的方法。没有很多的模拟电路设计的变化——这是世界IC的灰白胡子的向导。时,问题就来了,你去这些自动化流,这些东西会从工具提供者的事情——很难让这些采用在设计方面。这样我们尝试很多事情我们回到是加速已经存在,将现有的流和只是试图让它更顺利,更高效的方法我们已经能够得到加速。(罗)说,如果它看起来不正确,这是垃圾。“如果你把两个模拟设计师和让他们彼此的工作,他们可能会说,“看起来像垃圾。你必须让他们有完全控制和实践这黑魔法,他们所学到的。这是一个真正的挑战与设计师得到任何根本性的改变。

舒勒:我们的产品和我们处理一切都是100% synthesizeable RTL但最终如何处理模拟世界是为我们的客户。首先我们看到这是数字基带调制解调器,哪里有越来越多的模拟集成。现在我们看到它在物联网方面的事情,这是更多的混合信号类型的那些师从开始与SoC的家伙还有一些文化冲突和冲突的方法——你想做一个汤但味道并不总是相辅相成,至少可以这么说。

墨菲:我也从数字但是我们看看模拟集成问题,AMS模拟/混合信号SoC集成问题,实际上,我们刚刚完成一个调查,我们想了解RTL工具方面有用的能做什么来帮助这一进程。也许只是也许可以做些什么。我们听到我们说的每个人都相当一致,我们知道我们在做什么在模拟方面,我们知道我们在做什么在数字方面,但两者的交集是具有挑战性的,因为它不仅仅是每个人都说着一种不同的语言,当然没错,但这是因为标准在数字方面已经很明显:你有自由,你有趟车/论坛,署,等等。你有三个字母汤的各种标准,不一定是很好理解的模拟人真的很擅长做他们做的事情,但现在他们必须想出一个正确表示在特定的格式,有时事情分解。他们不能得到正确的。

SE:技术用于加速模拟的细节吗?

斯:借鉴的例子验证和功能建模的数字或模拟芯片级仿真是一个地区有很多承诺的生产力。我们有这样一个不同的模拟块,块类型,类型的建模可以适用于他们,所以它不是很标准——这是一个问题。你很有可能需要一个不同层次的建模取决于你想达到的,当然我们有可能开始的时候非常详细的建模模拟首次被co-verified数字。这一趋势似乎是往东西更关注吞吐量和速度仿真和建模的水平,让你加速。我们有问题多年来建模的水平或我们做的建模——这是一个SoC效率瓶颈。

SE:具体地说,你怎么模型吗?

斯:传统上,我们往往是一个模拟设计师创建一个自动对盘及成交系统模型。不是模拟设计师——我不喜欢的工作模型模拟晶体管电路级设计师创建一个模型,但是别人创建一个模型,我们需要验证,需要和什么层次的建模和功能水平以上。这对我们来说是一个问题得到模型开发,然后如果你有不同的水平,您想要使用在块级的东西,东西在芯片级的详细程度是不同的。一个模型或一种类型的建模并没有真正解决它——这就是我们都有一个问题。我们需要非常详细的建模——很明显,我们还是会在香料级别。其他时间我们在一个水平,我们不需要看到很多功能与模拟模块的交互。还有一些东西。有几个不同级别的解决它。testbench的是一个很好的观点:复杂testbenches通常用于数字验证而不是非常特别的模拟环境中使用的传统模拟模拟世界的设计师,然后新上来的人得到教的家伙教他们如何是过去10年或15年完成的。

罗:我同意有不同的抽象级别,你必须工作。你做联合仿真:晶体管,这个,和你工作纳入一个实数的某种模式模拟块可以加速模拟一千次,一万次,然后层上面的验证技术。智能testbenches层之上,覆盖分析、约束随机刺激或任何你想要的技术整合,但你必须采取这些步骤,理想情况下,testbench与抽象级别,所以你得到同样的testbench但现在你做更详细的东西。然后我可以翻转,进行基于实数模型的版本。挑战是如何得到这个模型。当我们跟客户说话,每个人都是不同的,可以验证工程师建筑,可以模拟人,可能是一个半自动的方法,我们已经建立了一些工具,但并不是每个人都使用它。的挑战:模拟人不想成为一个软件程序员,尽管他可能的装备,这不是他的事情。但验证工程师更多的是一种软件的那种人,那么,我们如何传授知识足够的模拟验证工程师,所以他可以构建一个好的模型。

SE:模拟建模的标准是什么?

斯:有标准建模语言,并有多个标准但技巧是如何应用这个标准为模拟给定水平的功能块,因为你有一个电压调节器,使电压以响应不同的权力模式;你有一个锁相环产生一个时钟;数据转换器和phy -他们非常不同类型的模拟。

SE:理论上有一个标准方法模拟?

斯是的,在理论上。你需要一个标准语言,这样你可以使用的工具,和使用方法。正确的标准语言是什么?也许我们达到了今天的类型的产品因为我们知道今天我们有巨大数字,模拟也许已经比过去更多的功能,但它仍然是有限的数字相比;模拟的规模并没有增加数字的规模。所以今天,真正的净类型建模的非常Verilog基础可能是正确的但10年后可能不是因为也许性质的产品。我认为我们已经做得太多模拟重建模模拟设计师在过去的年,我们使用的标准不是完全正确的,和其他的有进化最近-实数建模。我想我们到达那里。

墨菲:我认为这是一个机会也许尝试和规范的一些参数的东西所以你们一直在谈论有些功能,当然,这是极其重要的。参数化也很重要,我还看到一个争取模拟设计师理解所有这些长串数字人的三个字母的标准非常熟悉。可以以某种方式被合并像元格式,在AMS模型中,然后驱动署和其他各种信息的数字流的需要吗?正确的方法是什么呢?我在想,你可以把东西——等一下,我们已经走了两个权力标准,我们为什么还需要另一个?不知怎么的,要么是模拟人必须熟悉所有这些标准或者你必须找到一种方式崩溃到他们能够理解一件事,他们可以在一个地方,然后标准来源于。

米勒:有一些问题;没有一种方式甚至为一个特定的设计——模拟锁相环时,你可能会有三个或四个不同的模型。只是一部分你可能有三个或四个不同的模型,因为你可能需要一个真正的价值模型,当你做顶级模拟,但你可能会希望Verilog或Verilog AMS连续时间仿真模型的更多细节,当然一路下到晶体管。即使在这个用例中,我们需要三个不同的标准,然后你需要人理解模拟很好地理解这三个以及他们如何配合整个系统——这是真正的挑战。

舒勒:每一个模型是由某人从头开始创建基于规范。

米勒:有时候你可以自上而下通过说,这是你实现规范的规范和减少的抽象层次,直到你到达晶体管。我经常看自下而上。在模拟至少他们都习惯于晶体管,然后模拟一大堆,然后生成下一个级别,一大堆的模拟,生成下一个级别。