关键设备驱动系统级测试的扩张

系统级测试变得必不可少的测试复杂和越来越多的异构芯片,由需求增加可靠的部件在安全、关键任务的应用程序。

越来越多的芯片制造商跟随SLT的大批量生产(HVM)这些设备。与吃和包装设备测试,SLT模仿实际半导体系统操作。只有通过SLT的测试设备,外围设备,和软件一起,在现实情况下,企业可以降低逃避利率可以接受有缺陷的百分率(DPPM)水平。

半导体世界包括关键任务应用程序比以往任何时候都多。一开始在军事航天技术和高可靠性的设备已经扩散到高性能计算服务器、高端移动设备,云存储,汽车,和人工智能的应用。

”产品要求非常高质量的筛选大量转向系统级测试,“Sri Ganta说SLT的业务发展总监效果显著。“以前,更bench-level或随机筛选在系统层面上,但现在它已经成为常规生产屏幕的一部分。”

有趣的是,越来越多的晶圆探针之间的相互作用和系统级测试,尽管他们测试不同。“广泛的测试探针可以确保高质量KGD废,降低成本尽可能“Peter Reichert说系统级测试系统架构师Teradyne。“SLT确认最终产品的工作原理,最后一点DPPM行使所有的攷虑测试和弹性特性”。

同时,SLT需要更长的测试时间——的分钟到一个多小时,还是吃了几十秒。出于这个原因,并行性是至关重要的减少总成本,同时减轻处理拾起并定位技术的局限性。“这可以归结为如何规模这SLT,和如何最好的模仿指定的操作条件。我们提供集成测试细胞,具有高速选择和处理程序,可以运行多达720并行测试网站,”Ganta说。温度和速度操作也是可取的。“主动热控制,用户可以准确地保持给定的点的温度,热或冷,是否在个人网站”。

不同的测试时间和测试需求驱动优化的整体测试单元。”﹕测试几秒到一分钟的时候,传统的功能测试类型的处理程序提供最好的方法。这可能只是运行一个快速启动程序,“Ganta说。“但在中层长测试时间几分钟到一个小时,尤其是当你增加很多测试需求以满足这个零DPPM,生态系统的变化。现在不再是水平足迹,您还需要利用垂直空间。”

挑战在SLT
传统的测试平台,像wafer-level或包访问测试,可以提供很好的单个组件级别的测试覆盖率,而不是更有凝聚力SLT提供的集成测试覆盖率。

仍然担忧SLT意味着缺乏故障覆盖率首次客户可能系统测试的价值问题。“缺乏故障覆盖率度量周围会产生模糊性”应该被包括在一个测试程序,如果SLT值得与否,“Teradyne的Reichert说。

“有些工具可以做某种故障分级,但它是非常具有挑战性的,它不是很准确的,”Ganta说。“这是基于仿真模型,跨越到实际功能测试模式。然后你年级多少这个逻辑实际上是接口的逻辑,实际上是基于功能测试模式”。

SLT超越互连测试的真正功能模式操作速度在真正的速度频率发生的地方。

然而,随着越来越多的芯片制造商接受SLT的产品,测试工程师还需要灵活性,比如把老化和SLT半自动的方式来改善长期可靠性。仅需要提供并行性,测试是不能变形更动态的环境,确保无故障操作系统进入汽车之前,手机、云存储/优势,和人工智能计算系统。事实上,工程师在不同的领域学习。

“我看情况更收敛的汽车和数据中心。汽车成为车轮上的数据中心,而对数据中心的可靠性越来越重要。这是一个真正的you-got-chocolate-in-my-peanut-butter东西,”托马斯·克勒说,产品营销经理在Teradyne汽车。“汽车设备采用系统级测试,从数据中心的世界。此外,汽车和数据中心设备有效地使最终产品——汽车或服务器测试插入。结构测试和其他功能正在从“任务模式”数据访问接口”。

缺点越来越多地发生在设备之间的接口,这是SLT真正的亮点。“即使你得到99.9%的覆盖率在个体水平,核心,剩下的0.1%可以在这个界面逻辑,“Ganta说。“数字设备,数字块通常是由结构测试的测试(吃),然后模拟块由特定的模拟或射频测试测试。但故障覆盖这些模块或组件之间的接口逻辑往往被忽视,这是一些关键的缺陷所在,因为这些核心将在不同的域和电压域。”

的确,莱因哈特指出,新的故障模型在测试中加剧覆盖计算。“新故障模拟,使其难以实际测量范围,”他说。“这不是简单的“卡”或“桥。有过渡路径延迟和延迟,和时间的错误可能发生在某些工作负载与他人。”

这是推高成本进行扫描测试。“融合新的故障模型,需要运行更加扫描向量(大概,长BiST测试),“Ganta指出。“SLT提供了低成本/ higher-parallelism方法。”

图1:不同于吃,系统级测试不规模与更复杂的过程。使用不同的方法捕捉失败,吃和SLT是互补的。来源:Teradyne

缩小技术节点,和运动对2.5 d和先进的包装,也鼓励增长的故障模型。“有多死于一个包,这些复杂的设备有多个域,以及变频缩放操作模式,“Ganta说。“行业是想出这些新的故障模型与解决复杂的缺陷,例如,4 nm节点和finFET晶体管”。

足迹、测试速度、成本
“SLT运营效率是影响几个相互联系的因素影响成本的测试每设备(见图1),“Reichart说。“理论上,站点数越高每测试(测试面积),较低的轻便(每个设备成本的测试)。但它有限的应用程序董事会规模——就像地图,例如,董事会规模小制作超高并行性是可能的。同时,床是平衡测试转换时间等因素,每个站点数,足迹和异步测试,它允许独立测试流在每个设备上。”

转换时间影响测试系统正常运行时间,足迹/站点数可以由应用程序。”段像HPC,董事会规模较大,较低的站点数/足迹区域存在,“Reichart说。

结论
系统级测试是一种具有成本效益的提高质量和驾驶向零缺陷部分,特别是对于关键设备。但在实践中,成本取决于诸如死区,包装成本和公司的测试策略。

“总的来说,如果有通用的数据格式为每个测试插入(晶圆测试、最终测试和SLT),每个公司可以更有效地分析和决定哪些测试是运行在每个插入废弃成本基础上,测试成本和质量成本,然后决定最好的测试方法,“Reichart指出。早期的芯片制造商发现缺陷,更好的可以减少废包装成本。“最终测试可能会转移到晶片软早期发现缺陷,或SLT利用高并行性。简单的可移植性测试/从SLT的能力是一个关键的推动者向左或向右的转变。

Ganta说,在未来,机器学习可以帮助优化测试平台。“毫升或AI-type算法可以帮助选择和优化整体测试成本和策略,从设计和关闭时间调查,封装测试和老化测试,和实地测试。这种算法将帮助动态决策。当然,还有数据安全性和风险缓解问题,但行业正在走向统一的测试环境,您可以前馈或反馈所有的数据来做出这些决定。”

有关的故事
其中驱动芯片质量和系统级测试
一个新的soc系统级测试发现的问题也越来越受人关注,因为它不检测晶片探针和包测试。

系统级测试——一个底漆:白皮书
系统级测试(SLT)和半导体几何图形缩小成为必要。

优化扫描测试复杂的集成电路
新技术改善覆盖芯片的一生。