Leti轮廓FDSOI和单片3 d IC路线图

半导体工程讨论了完全耗尽的未来路线图绝缘体(FDSOI)技术和单片3 d芯片与莫德Vinet CEA-Leti创新设备实验室经理。

SE:什么是正在开发的一些技术创新设备实验室吗?
Vinet:创新设备实验室参与先进CMOS。基本上,我们的研究重点是过程集成,新的晶体管结构和衬底评估。我们也关注3 d单片集成电路。我们看着CMOS之外的新材料。我们也有活动传感器与CMOS集成。

SE:在集成电路扩展的一些挑战是什么?
Vinet:平绝对是一个巨大的挑战。对设备的家伙,我们有权力和解决能源的权衡。所以,我们试图在材料结构研究和设计。新材料存在许多挑战。例如,引入高机动的主要原因之一是提高材料性能。但当他们晶体管集成在一个过程中,我们要保持内在属性和我们可以预期获得吗?

SE:IBM、Leti Soitec、圣等发展中FDSOI是有帮助的。你如何看待FDSOI和散装finFETs ?
Vinet:从我的观点来看,我们可能会得到不同的答案取决于应用程序。例如,英特尔去finFETs,从技术角度来看,相当于消耗殆尽SOI。从技术的角度来看,finFETs比平面FDSOI更具挑战性。耗竭SOI更简单。但根据你可以花多少钱,和根据市场解决,你可能更喜欢一种选择。关键是要选择正确的技术的应用。

SE:英特尔从平面到finFETs 22 nm。铸造厂计划介绍finFETs在14 nm。相反,该计划是扩展平面FDSOI三nodes-28nm, 14 nm和10 nm。那是正确的吗?
Vinet:目前,平面FDSOI表明它可以缩小到10纳米。有别的FDSOI独有,启用了多功能性的反偏压技术。正因为如此,FDSOI非常吸引人。回偏差允许您做的是调整电路的特性。例如,你想要的一部分电路非常快。所以,你可以减少你的Vt提高你的表现。在另一个例子,你可以降低Vt为了降低功耗。你可以在小块。你选择你的设计利用的好处。

SE:FDSOI利用自对准的联系,对吗?
Vinet:是的,什么是自对准联系人提供降低音高的能力。你不需要担心联系失调。

SE:什么是三个平面FDSOI版本之间的主要区别在28 nm, 14日和10 nm吗?
Vinet:28 nm FDSOI不牵强附会的硅技术。搬到14 nm,我们去应变硅技术。应变在PFET的硅锗。这功能锗硅渠道PFET原位掺杂RSD为利用40%的性能对28 nm FDSOI。Leti、ST和IBM一直在共同努力抚养14 nm FDSOI有11个金属层在64海里。

SE:在你的路线图,此后14 nm FDSOI是由于在2013年第三季度。此后10 nm的计划一年后。将10 nm FDSOI技术是什么样子的呢?
Vinet:10 nm往更远的地方去,这将是一个dual-strain技术。场效应电晶体和PFET会紧张。14 nm相比,PFET将更加紧张使用应变本身锗含量较高。我们可以看到通道锗含量较高。目前,我们是基准测试的所有选项。

SE:场效应电晶体10 nm FDSOI发生了什么?
Vinet:我们增加更多的压力。的方法就是使用sSOI或strained-SOI。我们已经表明,sSOI场效应电晶体的性能是非常有效的增加20%。

SE:行业谈论搬到高机动III-V材料在7海里。任何想法吗?
Vinet:Indium-gallium-arsenide可用于场效应电晶体,PFET锗含量很高。人们或多或少同意这个方案。但这是非常具有挑战性的集成III-V。这是一个成本的问题。在研究中,我们基准测试的各种选项。

SE路线图,该计划是去SOI-based finFETs 7和5 nm,对吧?
Vinet我不能评论。我宁愿让IBM的评论并提供的最新发展。IBM是主要研究关于这个主题的方式。但基本上,SOI对散装finFETs finFET有优势,因为source-drain的介质隔离。

SE:为什么不扩展平面FDSOI 7海里吗?
Vinet:当你去7海里,挑战在于如何保护静电学。静电学是由门长度的比值在硅厚度。如果你减少门的长度,你必须减少硅厚度。,目前,我们可以同意我们可以下降到3.5纳米4纳米硅的厚度。但下降太具有挑战性的从技术的观点。

SE:除了FDSOI, Leti也在开发3 d技术。那是什么呢?
Vinet:你有一层的晶体管。然后,堆栈上一层晶体管。这是通过使用毯子晶片。这允许您有两层之间的光刻对准精度。所以,你有一个连接在晶体管级。就像接触tsv,而是连接。所以,你有最先进的晶体管上的最先进的晶体管。你也会有最先进的联系人。另一方面,你可以有其他的选择。一种选择是有14个底层和65 nm。 You don’t need to be state-of-the-art. There is a lot of versatility.

SE:这是如何实现的?
Vinet:我们先处理底部晶体管。我们以单一的方式,处理晶体管。我们可以互相调整晶体管的光刻对准。然后,当我们想要联系他们,我们有大量的两层之间的互联。对齐性能而言,我们是零点几纳米。

SE这个技术的插入点是什么时候?
Vinet:目前,我们正在努力准备14 nm或10 nm。但另一方面,这可能是最后的技术路线图,当人们不能在二维尺度了。

SE:这个程序在Leti的状态是什么?
Vinet:目前,我们正在开发构建块和技术推动者。我们正在与设计师确定最适合的应用这项技术。年初以来,我们一直在与设计师紧密合作。我们刚刚开始识别应用程序。

SE的主要挑战是什么?
Vinet:最大的挑战是处理层。当你处理顶层,你不想摧毁一个底部。

SE:什么是单片的优点3 d和3 d TSV技术?
Vinet:我不会说这是更好的一般,但整体3 d提供了更多功能。你可以有更多的你的两层之间的连接。基本上,两个联系人之间的距离可以短至16 nm。

SE:还有谁正在开发这种技术?
Vinet:目前,我们的领导人。我们有将近7年的经验与技术。我们自己不努力。我们有几个客户和工业合作伙伴的技术与我们同在。你也有很多的兴趣专业公司。

SE:最后,你的实验室也在研究传感器技术,对吧?
Vinet:这是一种行为,我们利用纳米线传感器。去年有一个启动创建Leti和加州理工学院的。该公司被称为Apix。Apix正在开发一种nano-sensor气相色谱系统。