局部应力变化的影响在全球晶圆变形。
的贡献者之一层覆盖在今天的芯片制造晶片失真是由于薄膜沉积过程。电影特定材料参数不匹配(例如,热膨胀系数)可能导致process-induced翘曲在室温下的晶圆。当这些扭曲的晶圆装载到下一层接触的扫描仪,夹紧后平面变形模式可能是明显的。扫描仪内的晶片对齐系统旨在纠正这些process-induced平面晶片失真签名。根据变形模式的复杂性,选择晶片对齐模型可以适应实现所需的覆盖性能。当晶片叠加计量用于纠正系统晶片扭曲的一部分,晶片对齐功能地址不同的随机部分从薄片。对于均匀单膜均匀压力沉积在衬底在升高的温度下沉积工具内,由此产生的自由格式的晶片形状在室温下将抛物线形式(碗或伞)。由此产生的平面变形可以被描述为一个径向扩展模式。线性晶片对齐模型可以很容易地纠正这些变形模式和由此产生的叠加接近扫描基线性能。同时,如果有轻微变化的材料参数在整个晶片,由此产生的晶圆变形可以很容易地纠正,通过选择一个可用的晶片对齐模型。 A Higher Order Wafer Alignment model up to the third order (HOWA3) has been proven to be sufficient to bring the overlay performance down to the scanner baseline performance over the past years.
在本文中,我们将考虑局部应力变化的影响在全球晶圆变形。局部应力变化的来源之一是intra-field或intra-die模式密度有关。我们将证明intra-field应力分布不仅影响intra-field覆盖性能,而且也对全球产生重大影响晶圆变形。重点将主要用例高领域内压力变化类似于3 d-nand遇到什么流程。这些情况下尤其需要一个更高级的校正方法。然而,由于潜在的根本原因是通用的,同样的方法也适用于其他用例,如DRAM和逻辑。
点击在这里阅读更多。
|
|
|
|
|
|
|
|
|
留下一个回复