正在寻找一种方法来提高性能。
FD-SOI支持者面临的挑战之一是需要提供一个途径来提高性能。虽然FD-SOI晶片提供一些显著的优势在散装硅片,性能增强应变和材料替代频道更薄SOI环境中难以实现。另一方面,一旦工厂愿意吸收层转移技术,这些技术可以支持多种替代晶片结构。
在论文发表在今年的VLSI技术研讨会,a CEA-LETI Bonnevialle和他的同事们讨论了应变的集成与FD-SOI CMOS助推器。在以往的研究中,wafer-level拉伸应变使场效应电晶体对当前提高20%,但不利于pFET设备在同一晶片。同样,wafer-level压缩应变降低了场效应电晶体的性能。然后,如何实现局部应变效应?
CEA-LETI方法始于一个薄SOI晶片和准备压缩的锗硅频道(pmo)和槽隔离标准的方法。然后,应用拉伸应变场效应电晶体区域,该集团pFET区域覆盖一层保护罪和选择性生长锗硅场效应电晶体的地区。锗硅作为模板再结晶的硅在拉应力下,然后被删除。这种所谓的“假钻石”的方法(由前再结晶的amorphized应变硅锗硅在SOI)允许进一步的流动性增强锗硅层中锗含量的增加。
锗硅pFETs变得薄SOI已经有一定程度的压缩应变。进一步提高性能,CEA-LETI集团利用SiN-lined战壕挖浅沟隔离过程中已经使用。限制pFET区域拉伸罪和退火前沉积的氧化沟对锗硅施加了额外的压缩渠道。
在一起,研究人员说,他们能够实现局部抗拉(场效应电晶体)和抗压(pFETs)菌株在单一晶片,允许FD-SOI技术的扩展sub-14nm流程节点。
有关的故事
大部分CMOS与FD-SOI
28 nm和22 nm节点越来越有趣的过程。
互联网FD-SOI的事情
如何FD-SOI栈finFETs。
|
|
|
|
|
|
|
|
留下一个回复