一种新的DFT插入方法，支持准确、早期验证和无缝切换到下游合成。
在早期，IC测试是设计流程中的最后一项任务。首先，你设计了芯片，然后你编写了功能测试程序，以验证它在制造后按预期运行。不费多大力气，功能测试程序的某些部分就经常被重用为制造测试，以确定硅是无缺陷的。
快进到今天，事情已经发生了很大的变化。验证功能和筛选缺陷仍然是强制性的，但实现这些的路径现在更加复杂了。随着更复杂的测试方法的出现，设计的复杂性大大增加。面向测试的设计(DFT)现在是解决复杂soc可测试性的良好定义的规程。在RTL设计阶段早期插入DFT可以进行早期验证，但这种方法在优化功率、性能和面积方面效率较低。延迟DFT插入将更有效，但将延迟验证，从而推出计划。这些力在DFT中呈现出某种阴阳关系。让我们来研究一下这些相反的力量，看看为什么需要首先考虑soc的DFT，最后考虑DFT，以及介于两者之间的任何地方。
这是一个关于复杂性管理的故事。大型设计需要复杂的和类似的大型测试策略。这种不断增长的DFT复杂性的一些例子包括:
为了便于早期验证，DFT可以在设计的RTL阶段实现。这使得验证和调试DFT逻辑的交互成为可能，通常使用Verilog模拟，它比门级验证更有效。结果是生产率显著提高，但不是最优的PPA，因为RTL DFT不包含合成的物理指导。
正如设计技术已经扩展到支持广泛的DFT选项，合成工具，如设计编译NXT而且融合编译器还扩展到支持这些技术的物理插入。这种DFT实现方法易于适应多种设计，并利用合成技术，确保最佳的PPA。
出现此问题是因为它可能会延迟验证，直到插入了所有DFT结构的门级网络列表可用。这将降低设计项目的速度。下图说明了这一挑战。
解决DFT阴阳问题需要一种新的DFT插入和验证方法。支持RTL中主要DFT组件的准确、早期验证，并无缝切换到下游合成和较低级别DFT实现。其结果是完整设计的早期验证，允许下游DFT任务(有序扫描链、核心包装器、压缩的物理拥塞优化、测试点等)无缝地与完整流程混合。这种方法称为左移，如下图所示。
的Synopsys TestMAX系列产品提供了一个完整的解决方案来实现左移DFT验证和实现流程。结果是早期验证和最优的PPA复杂设计与复杂的DFT方法。TestMAX系列的主要特性包括:
对于您的下一个设计，首先考虑DFT，最后考虑DFT，并在两者之间解决DFT的阴阳问题。
|
|
|
|
|
|
|
|
|
|
留下回复