3D NAND闪存制造过程中硅片斜角缺陷的挑战与解决方案

随着半导体技术尺寸的缩小，3D NAND闪存的工艺集成复杂性和缺陷正在增加，部分原因是晶圆中心和晶圆边缘之间的堆栈沉积和厚度变化较大。行业参与者正在努力降低晶圆边缘的缺陷密度，以提高整体晶圆成品率。关注的焦点集中在常见的晶圆斜面缺陷，如剥落(或分层)，颗粒污染，电弧和微掩蔽，以提高产量。我们现在将详细回顾这些缺陷，并讨论防止它们的方法。

斜

从2-3mm到晶圆边缘，有五个需要关注的区域:晶圆上边缘、上斜角、顶点、下斜角和晶圆下边缘(见图1)[1]。

图1:晶圆片活动区域或模式化区域以外的各个区域

制造标准要求抛光斜角区域，以防止晶圆开裂和剥落。在晶圆平面与曲面之间的边缘区域，材料以不均匀的厚度沉积，并以不同的速度蚀刻[2]。在蚀刻过程中，其中一些材料可能会在边缘被不恰当地去除，一些残留颗粒或蚀刻聚合物可能会落回晶圆的斜角或背面。这种颗粒和材料的堆积会导致晶圆剥落或分层，从而导致良率损失。

缺陷类型

剥落(或分层)或颗粒缺陷:
在半导体制造过程中，有许多方法可以发生脱皮或颗粒污染。在半导体制造过程中沉积的薄膜包裹在边缘、斜角区域和顶点周围。由于后续的干蚀刻不是各向同性的，它们可以去除边缘的一些堆栈，但不能完全去除斜面或顶点区域[3]周围的堆栈。因此，剩余的堆叠薄膜可能会有界面应力，阻止它们正确地粘附。退火步骤将导致薄膜附着力降低，因为在加热和冷却过程中材料性能的变化。这会导致水泡的形成，这些水泡可以继续通过热膨胀进一步增长。如果由于硅片处理而破裂，则会产生额外的颗粒。湿蚀刻工艺也可以攻击晶圆边缘的薄表面，导致分层，产生更多的颗粒。这是一个严重的缺陷，因为这些颗粒可能会落在晶圆的中心，增加良率损失[4]。在3D NAND中也会发生脱皮，因为碳沉积非常厚，特别是带有记忆孔和楼梯状图案的碳沉积，有可能脱落并成为脱皮源。

灭弧:
电弧是气体的电击穿，产生长时间的放电。有工艺步骤，需要反应离子蚀刻和钨(W)填充可能发生电弧。等离子体的电弧或放电问题在RIE过程中尤其明显。高展弦比RIE时，低介电绝缘层电荷分布不均匀会导致电弧损伤。电弧损伤往往发生在金属化线附近，金属化线作为介质绝缘层中带电区域的接地路径。由于残余颗粒的不完全去除，在晶圆边缘会形成多层薄层间介质(ILD)、金属阻挡层(TiN)和导体膜(W)。这些残留颗粒在晶圆上不同位置的不同材料之间产生了不受欢迎的界面，导致金属界面上的电荷积聚，金属可以在那里爆炸汽化。这种电荷积聚导致金属颗粒从斜面区域喷射到晶圆的活性区域，导致不同类型的短路，并显著影响良率。因此，需要在金属沉积后进行适当的斜角蚀刻，以消除RIE过程中任何未来破坏性电弧的可能性。此外，在3D NAND中使用的碳硬掩膜是导电的，应该去掉，因为它也可能是一个电弧源。

微遮盖或针状缺陷:
微掩模或针状缺陷在任何高纵横比蚀刻过程中都可以看到，例如用于生产DRAM、NAND和功率器件的蚀刻过程。3D NAND闪存的缩放加剧了这一缺陷。这些缺陷发生在斜面区域，如果蚀刻过程中被蚀刻的材料暴露在斜面。浮栅OPOP(氧化-多硅-氧化-多硅)栅第一集成中，记忆孔刻蚀对衬底非选择性，记忆孔刻蚀和狭缝刻蚀过程中斜角区域会发生严重的微掩模。在电荷阱ONON (Oxide-Nitride-Oxide-Nitride)替换栅集成中，记忆孔和狭缝刻蚀对硅衬底是选择性的。斜角处的微遮盖可以通过仔细应用斜角蚀刻步骤来减轻，以防止它发生在氧化氮化层。在ONON集成过程中，氮化物被移除，随后被钨取代。这种氮化物挖掘步骤可以通过湿咬边在斜角处造成缺陷，特别是如果先前的高纵横比蚀刻步骤在该区域产生微掩模。

斜角蚀刻工艺

斜角蚀刻工艺用于去除晶圆边缘上的任何类型的薄膜，无论是介电、金属还是有机材料薄膜。在此过程中，晶圆由上下板固定，因此晶圆边缘是晶圆唯一暴露的部分(见图2)[6]。这样可以确保晶圆的边缘被蚀刻。

图2:将要曝光进行蚀刻的斜面边缘正面区域和背面区域的图片

在斜角蚀刻过程中，N2从晶圆中心流向边缘。这可以防止颗粒被推到晶圆的中心，从而污染晶圆并产生良率问题。任何斜角蚀刻的位置都是至关重要的，因为一个错误就可能导致晶圆上的厚度变化问题。斜角蚀刻有助于减少晶圆边缘的缺陷密度，防止剥落、电弧和微掩模问题。

结论

当技术规模缩小和复杂性增加时，减少边缘缺陷是提高产量的一个关键方面。了解边缘缺陷，如脱皮，电弧和微掩模将是提高晶圆成品率的关键。这些特定的缺陷可以通过在工艺流程的特定点添加斜面蚀刻和斜面清洁工艺来缓解。斜面蚀刻和斜面清洗工艺将是未来技术节点的关键，随着集成挑战的增加，我们可以预计这些工艺的数量将会增加。

注意:covenor团队将在未来发表关于斜面缺陷建模的文章，以突出失效模式和潜在的解决方案。

引用:
[1] Porat, Ronnie等，“基于sem的晶圆边缘和斜面缺陷根本原因分析方法，”IEEE/SEMI/ASMC会议，2008。

[2] Yavas, O.， Richter, E.， Kluthe, C.和Sickmoeller, M.，“前沿DRAM制造中的晶圆边缘屈服工程”，半导体Fabtech。， Vol. 39, pp. 1-5, 2009。

[3] Morillo, J.D, Houghton, T.， Bauer, J.M. (IBM)， Smith, R.， Shay, R. (Rudoph Technologies)，“制造中300mm生产晶圆的边缘和斜角自动缺陷检测”，半导体制造杂志，2005年6月。

[4] Burkeen, F.， Vedula, S.， Meeks, S. (KLA Tencor)，“晶圆边缘的可视化”，2007年春季产量管理解决方案。

[5] Bunke, C.， Houghton, T.， Bandy, K.， Stojakovic, G.， Frang, G.，“斜面RIE在铜BEOL加工中的应用，”第23届IEEE/SEMI先进半导体制造会议(ASMC)， ISSN: 1078-8743, 2012。

[6] Tran, Stephen等，“工艺诱导晶圆几何形状对sub 2x nm节点的中心和边缘光刻性能的影响，”AMC 2015年，先进半导体制造会议(IEEE/SEMI)， pp. 345-350, 2015。