准确的热分析,包括热耦合的互连芯片上的热

由移动/服务器计算的快速发展和汽车/通信、soc正在经历一个快节奏的功能集成和技术扩展。先进的低功耗技术被广泛使用,而使用各种包装技术达到更高的性能要求。物联网(物联网)是进一步开放新的应用程序连接设备和系统,低功耗,高性能和可靠性是非常重要的。因为温度对功率的影响,性能和可靠性是巨大的,需要准确的热分析设计流程。

finFET等先进工艺技术或FD-SOI,线的宽度和间距降低,电流密度增加,导致导线温度的增加(∆T)电线。通常,除了从设备电线热耦合,这是由于自动加热和热耦合之间的电线,并能影响芯片的可靠性和性能。权力由于裂解炉的定义是我R²,我(当前)可以我^ ^ AVG或RMS电源/地线和irm信号线。

传统的方法使用统一的最坏的温度在芯片电迁移(EM)签字。这种方法可以悲观的设备/电线不热的热点地区,但也可能无法考虑本地热线。因此,估计导线的实际温度是必要的,以确保可靠性,优化线设计。由于大量的电线在现代芯片,应用直接热场解决方案如有限元法(FEM)所有电线不可行。这篇文章描述了一个创新的方法,高效、准确地计算温度增加由于裂解炉数以百万计的电线。还概述了thermal-aware EM方法考虑裂解炉燃烧和chip-package-system (CPS)热环境。

线温度芯片的关键数据,用于确定导线的允许电流,以满足预期的平均失效到达时间(MTTF)中描述黑人的方程(图1),这是用来预测EM可靠性失败的金属线,随着时间的推移,结果在不受欢迎的开放或短路。线/设备温度影响权力(特别是泄漏的力量,这是一个指数函数的温度),抵抗,他们限制,因此,EM,红外/动态电压降,信号完整性、防静电,时机。

图1:热对电迁移的影响。

准确估计的稳态温度线在成千上万的时钟周期峰值功率操作需要如下输入:

1。互补金属氧化物半导体设备的实际操作状态时(即开关或空闲模式);
2。热环境的芯片方案,如热导率分配,包括multi-die加热3 d-ic设计、CPS配置的变化,
3所示。线的自动加热组件,这通常是由于self-heat-induced加热和热导线之间的耦合平均或均方根(RMS)电流流过电线。

通常,设备加热芯片的主要部分的总功耗。芯片级功率分析工具,如ANSYS红鹰或图腾,生成芯片热模型(CTM),代表设备加热的影响而言,细网格地图,连同详细的通道面积和它的力量。有限元工具ANSYS Sentinel-TI模型和解决热资料集成电路芯片(s)的SoC或3 d-ic等方案。模型使用中医的力量,以及从董事会层面CPS系统热边界条件分析或系统级热分析,利用ANSYS Icepak,利用计算流体动力学(CFD)系统级热解决方案模拟。中医包括漏电功耗与温度有关的设备和金属互连层的分布数据。

即使自动加热电线的芯片互连层构成的一小部分的总功率,随着技术尺度16/14/10nm下面,电线上电流密度和电抗性增加,导致在当地自动加热和温度显著上升。因为线部分芯片的数量通常是在数亿,很难解决自动加热解决如有限元法或CFD使用字段。红鹰图腾使用小说和有效的方法来计算导线的温度上升,以及热耦合效应。准确的电磁分析,从中医基础温度流一起使用的电线上温升由于自动加热和热耦合。

热耦合由于裂解炉燃烧设备和电线上如图2所示。裂解炉的增加(ΔT)每个后端行(BEOL)电线埋在介质媒体pre-characterized使用ANSYS机械,通用有限元工具。pre-characterization过程考虑几何和物理因素。这些因素包括电流、电阻和几何的电线,介电层的厚度,定位和介质的导热系数和内容相邻的金属。介质温度衰减行为是一个关键的组件之间的热耦合计算的电线。ΔT和温度衰减特性、热耦合之间的电线很容易和高效计算线性叠加法(Ref。s .跨度n . Chang ECTC。2015)。

CPS热仿真结果的SoC或3 d-ic使用Icepak生成的边界条件如图3所示。解决一个有限元方法和/或CFD领域用于热对流和辐射CPS的导电固体边界之外。最后thermal-aware EM执行分析使用细线分辨率(图4)和温度水平到现实的CPS环境兼容。这种方法允许设计师很容易识别和修复线高EM违反限制在芯片设计签字流程。

图2:由于热耦合自动加热设备和电线。

图3:3 d-ic包(右)在CPS环境从CFD(左)与热边界条件。

图4。EM限制百分比与CPS热环境信号电线和电线自动加热方面的考虑。

在裂解炉pre-characterization过程,有限元法是用于创建详细的3 d建模的线在硅衬底介电层。分析模型的一个例子,典型的温度剖面线,包括衰变概要文件到介质,如图5所示。这种类型的模拟是有效地预测温度上升的基础上每个线与给定线几何和环境配置。上述模拟温度衰减行为具有使用模型类似于图6所示。

电线是通过使用之间的热耦合线阵列的参数线尺寸,音高,海拔/加热丝的位置和衰变的方向。热耦合结果表明自动加热的温度上升由于电线。电线的可靠性是一个函数的最终温度芯片,这是一个函数的热影响chip-package-system使用随温度而变的CTM地图。CPS环境中的迭代后,温度和力量融合,显示一致的温度曲线和功率图(图7)。multi-chip和3 d-ic设计,CTM和CPS方法提供了同时融合芯片温度的概要文件。聚合热剖面结合线热耦合thermal-aware EM分析提供一个完整的解决方案。

图5:3 d有限元模型charaterizing导线的温升介电层。

图6:温度衰减与自热丝嵌入电介质层。

底部温度层和电线因设备或前端线(FEOL)加热(图2和7)计算使用基于中医热分析(图3)。

图7。FEOL设备权力从中医(右)和热剖面芯片层作为连接基础温度。

总之,先进的工艺技术,包括finFETs随着soc的功率密度增加,那么thermal-induced电迁移在芯片内,这是一个主要的可靠性问题。而不是应用传统的统一的最坏的基于温度的方法,有限元分析软件开发了一个创新的技术,使用self-heat-inducedΔT和热耦合线的准确、有效地计算导线温度的数以百万计的纳米线在今天SoC。ANSYS提供thermal-aware EM方法,使用自动加热和chip-package-system热环境使设计师能够创造最可靠的ICs等市场移动、通讯和汽车。