比较物理气相沉积、离子束刻蚀方法传统沟腐蚀波纹沉积紧随其后。
铜的电阻率取决于它的晶体结构,孔隙体积,晶界和材料接口不匹配,它变得越来越重要的在较小的尺度上。铜的形成(铜)电线通常是由二氧化硅材料蚀刻槽模式在性能使用沟腐蚀过程,随后通过波纹与铜填充沟流。不幸的是,这种方法产生multi-crystalline结构明显的晶界和空洞,这就增加了铜导线电阻。高电阻TaN衬垫材料也在这个过程中利用波纹的退火过程中防止铜扩散。
物理气相沉积(PVD)可用于沉积铜高动能(10至100 eV),形成低电阻的,稠密的单晶结构。周围性血管疾病的一个缺点是,PVD沉积视线传播和只能沉积均匀的平面上。它不能被用来填补深孔或战壕(图1)。形成隔离线形状,一个统一的沉积铜层必须放在一个平面上,然后身体蚀刻的离子光束。铜形式没有挥发性化合物活性气体,所以反应离子刻蚀过程不能使用。氩离子在加速离子束蚀刻(IBE)可以去除铜如果入射角是非常高的。不幸的是,由于面具etchable地区将是有限的阴影效果。图1 b显示了区域(红色),材料不能蚀刻掩模时垂直于入射离子束。这发生腐蚀故障由于阴影或堵塞的路径被原子。当面具平行于离子的路径,揭露了所有区域可以蚀刻。 Thus, ion beam etching is limited to etching line shaped masks of arbitrarily long lengths.
图1(1):物理气相沉积(PVD);(1 b)离子束蚀刻(IBE)。
为了了解沉积和蚀刻线路电阻的影响,我们现在模型PVD和IBE腐蚀过程使用SEMulator3D能见度沉积和蚀刻功能。PVD被复制使用30度角传播SEMulator3D能见度沉积过程,准确模型的随机性质驱逐铜原子在与氩离子轰击。IBE被转载,在模型中使用可见性腐蚀2度角传播和60度极角倾斜,以反映电网的行为加速离子光束发散度较低。晶片都认为自由旋转。其他流程步骤调整在虚拟制造过程以适应IBE和PVD约束。图2显示使用一个波纹铜填充创建相同的结构(图2)和PVD / IBE过程(图2 b)。额外的流程步骤包括将某些PVD / IBE的局限性和创建等效为我们理想的最终结构形状。
图2:(2)波纹填充铜导线制造;(2 b) PVD / IBE铜电线制造。
然后我们证明一个等价的16 nm SRAM电路单元可以用PVD / IBE制作的电线而遵守这些限制。因为所有金属层上面中间的线从平面是伪造的,这使它一个想法PVD / IBE电线,候选人与复杂的互连拓扑finFET设备。图3显示每个金属层的隔离结构,和必要的步骤来创建一个三金属层使用PVD / IBE finFET结构。
图3 (3):16 nm FinFET MEOL和3金属层;(3 b)一步一步金属层通过PVD / IBE制造。
然后测量导线的电阻从最顶层金属层的通过finFET P和N通道,为波纹流和物理气相沉积。图4显示了电阻测量的起始点和结束点P和N通道(所有其他绝缘材料是透明的)。来弥补之间的界面电阻TaN班轮和铜线,铜的电阻率是通过使用一个指数衰减常数增加1海里谭最近的距离的函数接口。由于波纹填充铜沉积预计不会完全结晶,铜的电阻率增加了50%。PVD / IBE铜过程不使用晒黑衬,所以并没有采用指数衰减函数,本文使用的是铜的体电阻率模型。电阻率比较表波纹流与周围性血管疾病包括在图4。
图4:电阻测量的起始点和结束点P和N通道。
阻力值计算出我们的模型状态可以达到降低67%电阻使用IBE / PVD制造方法相比传统沟腐蚀波纹沉积紧随其后。发生这种情况,因为不需要TaN班轮在IBE / PVD和降低铜电阻率在这个过程。我们的研究结果表明,电阻率的改善可以通过使用IBE / PVD质的填充金属线形成相比,在一个更复杂的制造过程的成本。
|
|
|
|
|
|
|
|
留下一个回复