提供未来5年的半导体技术
Coventor最近赞助的一个专家小组讨论IEDM 2017讨论如何推进半导体行业的下一代技术。小组讨论的方法来解决根本问题的技术扩展,使用先进的半导体结构,模式,计量,先进的过程控制,减少变异、共同改进和新的集成方案。我们的小组包括里克•Gottscho首席技术官林研究;先进的模块工程副总裁马克·多尔蒂GlobalFoundries;大卫•Shortt KLA-Tencor技术研究员;副总裁加里·张在ASML计算光刻产品;和谢Wolfling新星测量仪器的首席技术官。
这里有一些专家预测未来5年的半导体技术的讨论:
FinFETs会延伸到至少5纳米,甚至3海里
里克Gottscho林研究认为FinFETs会扩展到至少5纳米,甚至3海里。谢吃新测量仪器预测nanosheet技术后可以使用FinFET扩展不会进一步规模。
EUV将使用在新的节点,其次是高钠光刻
加里·张ASML说EUV将推动光刻的新节点,与high-NA扩展EUV技术路线图。加里认为,管理的复杂性和成本这些新的光刻技术将是一个挑战,但可行的。
材料和基本结构由供应商可能有分歧,在7海里
GlobalFoundries的马克•多尔蒂指出,供应商可能不一致在一天结束的时候在同一材料和半导体技术规模的基本结构。这是可能的,可能会有一些差异,比如在back-end-of-line冶金。
计量可以满足未来的技术挑战,但检查和测量成本可能上升
加里·张证实,3 d测量低于埃现在成为可能,而且我们已经为不久的将来计量解决方案。大卫Shortt KLA-Tencor断言,端到端周期时间和成本增加检验和计量,这些趋势可能继续,除非减少技术风险是在开发过程的早期开始。
3 d NAND闪存技术将继续扩展超出了现有48层结构
里克Gottscho表示,他看到一条未来10年3 d NAND制造技术,规模高达256层。瑞克有一些担忧电影压力和挑战性腐蚀要求会议这个比例投影。
如果你有兴趣阅读更多关于这个面板中,您可以找到的第一部分面板在半导体工程记录。以后的文章半导体工程将突出小组讨论的其余部分,包括专家的意见先进过程控制的作用,减少变化,共同改进和新的集成方案交付下一个5年的半导体技术。
|
|
|
|
|
|
|
|
留下一个回复