降低电压

大型高级节点soc的设计人员正在努力克服许多压力，以实现其设计的最佳性能和功率。这已经变成了一种具有挑战性的平衡，既要使用更少的电力，特别是对于消费级技术，又要提供相同或更好的性能和增加的功能。

权力在芯片设计中，性能一直是竞争的要求。事实上，处理器或知识产权以更低的功率或更好的性能交付市场。但在过去，这一直是两者之间的权衡，而不是同时提供两者。但是随着越来越多的功能被添加到芯片中——一些专注于低功耗或功率爆发，而另一些则专注于最低或最高水平的性能——实现平衡变得越来越复杂。

现在芯片上有多种电压和复杂的电源管理方案。设计越来越多地涉及到从热问题到片内/片外吞吐量、信号完整性和各种类型的芯片噪音．即使是包起着越来越重要的作用。铸造过程和用于衬底的材料也是如此互联．简单地说，在每个层面上都有更多的限制、更多的竞争目标和更复杂的情况。

在这种情况下，跟踪电压并确保一切都按计划工作(特别是在更复杂和更多样的用例中)变得更加困难。

“对于设计师来说，最大限度地利用以前使用的优化方案是在算法上踩着稳健运行和现场故障设备之间越来越薄的界限，Moortec．“当考虑复杂设备中的动态和静态红外下降时，这尤其具有挑战性。”

更具体地说，从技术角度来看，电压供应一直在下降，速度快于阈值电压，这导致供应余量减少。Moortec首席技术官Oliver King表示:“随着互连变得越来越薄、越来越紧密，这将推高电阻和电容。”“综合所有这些，通常会随着工艺节点的向下移动而增加栅极密度，这增加了单位面积的功率。”

这些问题的影响缩小了设计是否可行之间的差距。解决方案是在设计流程中进一步推进布局，特别是电网，而不是在设计流程中处理布局验证在流体的末端。他说，这也需要对功耗和IR下降进行更详细的分析。

这推动了对芯片内电压供应监控的需求，以控制芯片的电源方案。King说:“动态电压方案(DVS)的响应速度需要这样，即PMIC控制系统能够对电源下降和相应的‘事件’做出反应，而不会导致芯片内的数据丢失或损坏。”此外，现在比以往任何时候都更需要高精度监控，以实现微调分布式交换机方案，针对特定性能配置优化功耗。当然，这种监控和控制方案必须是稳健的，因为芯片的整体功率控制处于危险之中。”

图1:基于功率分析的噪声跟踪。来源:NXP / ANSYS

服务器电压
在服务器系统中，电压监控对于正常运行很重要，但其重要性随着使用和密度的增加而增加。因此，如果要在数据中心内密集的服务器机架上使用芯片，它可能会受到比间歇使用的单个服务器更极端的操作条件的影响。

在这里，电压被监控以确保系统电压要求保持在规范范围内。对于内存，这可能比规范少到正负2%。

“在DDR4中，规格是1.2V，这不能超过正负24毫伏，”公司产品营销、内存和接口部门总监Victor Cai说Rambus．“需要密切监控以确保电源系统符合规格。此外，在较新的系统中，NVDIMM在检测到可能的电源故障时允许DRAM数据备份闪存。”因此，系统在停电时监测电压，要么启动备份序列，要么切换到备份电源。”

跟踪
有趣的是，提供给模拟或数字电路的电源轨电压或参考电压是电路健康状况的有用而简单的指标，根据Stephen Sunter，混合信号DFT的工程总监Mentor是西门子旗下的企业．这是因为有许多潜在的故障类型会导致过多的电源电流流动，从而降低电源轨电压。其中包括:

• 通过数字电路的延迟对其电源轨道电压很敏感。
• 数模转换器(DAC)或模数转换器(ADC)的输出对其参考电压很敏感。
• 电压调节器的输出对调节器中许多不同类型的故障很敏感。

Sunter说，在电路中还有其他重要的直流电压，例如电流反射镜的偏置电压，以及用作模拟地的中轨电压。

验证它是否有效
Mentor公司Calibre Design Solutions的技术营销工程师Flint Yoder表示，为了解决这一问题，有一些带有电压传播技术的商业工具，可以相对轻松地执行各种电压相关的验证应用程序。

Yoder说:“可以使用该技术进行分析的几个例子包括通用电气过应力(EOS)、电压感知设计规则检查(VA-DRC)和偏差检查。”“这些流都是通过在设计中指定引脚电压来驱动的。”某些商业工具允许在源原理图的早期设计阶段或布局的后期阶段完成这一工作。

尽管如此，像LVS和DRC这样的传统验证流程的重要性已经确立，在这些类别中失败可能是灾难性的。基于监测电压水平的验证应用的失败也会产生严重的影响。

Yoder说:“在监控用于EOS验证的电压时，重要的是要知道不只是使用了任何设备，而是设备具有适当的评级来处理设计中的实际电压。”“来自不正确评级设备的压力可能并不总是会立即导致部件故障，但它肯定会降低产品的寿命和整体质量。”

延伸传统也很重要刚果民主共和国考虑净电压的分析。“如果不监控电压信息，很容易对间距要求过于悲观。然而，当使用工具来包括每个网络上的电压上下文时，可以在任何两个网络之间动态应用正确的间距要求。这确保了具有大电压增量的电网有足够的间距，同时不会因为对具有较低电压增量的电网的严格间距限制而损失面积，”他补充道。

电压调节器
最常见的电压监测和管理技术涉及电压调节器，这是一个越来越复杂的设备。

“在过去，这些监管机构可能是板上的一个标准芯片，可以连接到网络的一些引脚SoC，然后监控电压和电源，以及监控电压到芯片，”Jerry Zhao说，产品管理总监节奏．“更先进的技术将这些稳压器放在同一个模具上，基本上是在相同的设计上。这些电压调节器为电网提供稳定的电压。”

赵说，当然，电压供应对芯片的功能和时序至关重要。“如果计时失败，芯片就会失效，而计时与电压供应密切相关，因为它是变化的。不同的电网位置，不同的金属，基本上会有不同的电压降。这些电压应该是稳定的，不应该下降那么多，监测技术已经开发出来，以查看这些电压，以确定电压在电网中的哪个位置下降。例如，如果电压下降超过15%，它就会反馈给电压调节器，告诉设计师需要加大电压以维持电压。这发生在芯片层面。”

赵说，随着技术节点越来越小，电压肯定在下降。“10年或20年前，你可以有1.5或2.5伏。现在在7/10nm，电源电压下降到亚伏，如0.8或0.9伏。在这个水平上，噪声边际变得非常紧张。例如，在过去，100毫伏小于10%100mV在800mV中已经很大了。这就是为什么电压监控器如此重要，以及为什么它们的设计很重要，这样电压下降就不会很大。此外，当电压下降时，有某些技术来维持电压，如解耦电容，或如果一个模拟电路电压调节器已经实现，可以以某种方式提供一定的控制。”

“无论如何，由于电网上的负载，今天的设计非常复杂，有时如何设计这些电压调节器具有挑战性，特别是在需要多个调节器的情况下。电压调节器可能需要安装在多个不同的位置。可能会有独立的电力域电网，这样就可以更好地控制供电系统。”

最佳实践
使SoC设计对电压问题具有鲁棒性是一个大的设计问题，需要控制多个变量。“就电网而言，这一切都与将消耗多少电力有关，电力将在哪里消耗，以及峰值电流，”赵说。“这些必须从早期阶段开始考虑RTL动力分析。在架构级别，您希望从一开始就实现低功耗设计。当您进行实现时，这就是物理设计的切入点。您还需要考虑时钟控制，因为时钟是最活跃的信号，也是最耗电的信号。你将如何进行物理设计以便更好地分配红外下降和功耗?你希望避开热点地区。”

这就是电压监控的作用，这就是为什么设计架构师在SoC上包含多个稳压器的原因。这为设计提供了另一个维度的挑战，即使是在电源签到方面，因为当电源由电压调节器控制时，必须在电压调节器的同时对电网进行分析。

电网本身非常大，但它们也是线性的，因为只有R和C要提取。上面没有活动设备。但是，稳压器是一种非常敏感的模拟电路，这就要求香料-级仿真分析。当你对供电系统进行分析时，它突然变成了一个并行分析问题。它不仅仅是一个单一的金属网格，因为它还有一个敏感的模拟电路。

“当你这样做的时候，你想用spice级别的电压规则模拟来分析它，你还需要运行一个非常大规模的数字矩阵求解网格的R&C分析。这是设计团队需要考虑的挑战。”

电压也可以由ADC监测。Mentor的Sunter表示:“对于没有ADC的电路，通常使用第二个参考电压的输出来监测参考电压的输出。“如果第一个基准来自NPN双极晶体管的带隙电压，那么第二个基准将来自PNP晶体管，以减少两个带隙电路共同故障的可能性。基本比较器通常用于比较电压，它的两个输入可以通过一个时钟信号周期性地反转，以检查比较器的数字输出开关是否与时钟同步，以方便比较器的内置测试。”

另外，Moortec的Crosher表示，解决这些复杂问题的最佳方法是通过更细的颗粒和更灵敏的芯片内供应和电压监测。“设计师能够开发更高性能的优化方案，同时确保设备和产品在其应用范围内保持运行。”

有关的故事
在10/7nm处管理电压降
在高级节点上，构建低实施开销的电力输送网络变得更加困难。
许多小旋钮的权力
为了控制10/7nm及以上的功率、热量和噪声，需要进行越来越多的小改变。
10/7nm工艺的新功率问题
动态效应、热效应、封装效应和电磁效应不断增强，它们之间的相互作用也在增强。