新技术和方法将从根本上改变我们如何看待未来的扩展。
是什么让一个新的芯片比前一个版本,或竞争对手的版本,已经改变了一些时间。在大多数情况下仍是关键指标性能和功率为一个应用程序或用例,但作品越来越不同于另一个。
进步很少联系这些天来处理节点。即使是最铁杆的支持者摩尔定律认识到平面设备扩展的好处28 nm以来已经减少。Intel、AMD和马维尔已经将注意力转移到chiplets和高速die-to-die互联,所有主要的铸造厂和OSATs拥抱multi-die,多维包装的前进道路。
与过去不同,当30%到50% PPA改进是可能的在每一个新节点,扩展超出7海里提供10%到20%的性能提高和权力,甚至这些数字正变得越来越昂贵。价格可以高达几亿美元的增量工程时间、IP和EDA工具在5或3 nm。使这些芯片还需要数十亿美元的新工艺技术,DFM工具逆向工程所需要达到足够的收益,和新设备能够继续晶片通过工厂有足够的速度。
从技术的角度来看,数字逻辑规模超出1 nm如果有足够的需求。最大的问题是需求是否存在。
的部分原因关注涉及分裂的新的和现有的终端市场,越来越多的需求定制的解决方案。消费者更愿意购买芯片/包,为他们的特定的应用程序提供100次更好的性能比一个更多的晶体管,但性能下降和权力。这就是为什么标准基准越来越不适用。最重要的是,它并不总是能够得到足够的力量极其密集的逻辑利用所有晶体管的死,和材料厚度的持续萎缩Metal0和Metal1使得数字结构更容易受到这种噪声模拟工程师们几十年来一直在努力解决。
幸运的是,有很多的替代品——可能太多了。但是,很明显,真正的功率和性能的改善将是一个组合的新架构,硬件软件合作设计,专业加速器与高速互联。和所有相关变量的精度水平,和重量等要求耐力、安全、恢复力和快速定制解决方案市场的能力。
商业推广的量子技术将进一步复杂化的这个。随着量子计算机,关键指标量子位的数量,这些量子位的寿命和质量,计算结果的准确性。这些技术正在制造前沿节点。
现在最大的问题是消费者是否会漂离指标与日益狭窄的应用程序,如通用核心的处理器数量,包装的晶体管数量到死,或芯片开发的过程几何。但是随着芯片行业过去的设备扩展的关键因素,它还必须找出将激励下一波的买家。经过50年的卖的是单一的意念,这应该是非常有趣的观看。
相关文章
新的架构,更快的芯片
巨大的创新推动数量级的提高性能。
芯片制造3海里
大量的新技术,随着设备扩展问题和不确定性。
挑战3/2nm
新的结构、过程和产量/性能问题。
|
|
|
|
|
|
|
|
留下一个回复