为什么传统方法不再适用于最先进的节点
5或3 nm芯片真的可以执行规范在几十年里?答案是肯定的,但不是使用传统方法进行设计、制造和测试这些芯片。
在接下来的几个流程节点,所有的解决方案和解决方案开发自45纳米不一定适用。finFET早期过程,例如,新的晶体管结构提供了一个巨大的进步在当前泄漏从大门。这些晶体管再次成为漏水的,权力和成本增加,需要的热量消散。在3海里,有必要改变finFETs完全,代之以某种版本的gate-all-around场效应晶体管。甚至可能就在另一个节点在行业进入纳米场效应晶体管或其他一些奇异的方法。
而棉酚场效应晶体管很难生产,深入研究金属堆栈和事情变得很困难。底层金属接触需要新材料,这已被证明不完美或容易处理。在5和3 nm绝缘,临界尺寸太小,所以瘦,只是增加保证金的老方法,以弥补生产过程的变化不再工作了。
雪上加霜的是,缩小的功能不再提供了相同的权力和早些时候节点的性能优势。架构更改都必须达到足够的ROI。电阻,电容和电感都是在这些尺寸有问题的。事实上,全新的芯片架构需要增加带宽,减少延迟,尤其是丰富的数据应用,如人工智能/ ML / DL。
作为一个整体,这些问题迫使其他显著变化不太明显的行业。那些曾经大喊大叫一个故障的硬件可以证明,没有什么事情是永恒的。有办法提高质量随着时间的推移,但证明预先将5/3/2nm困难得多,因为标准的厨房烘焙的方法或冷冻芯片不工作了。从热老化在极端的压力下,冷,振动和持续的使用会造成伤亡。
但是,它同样不会造成损失一切。所以未来可能不太确保没有休息,这总是一个好目标,更多的是要做什么当休息。无论失败的原因——这可能是任何东西,从一只流浪α粒子到潜在的制造缺陷的纳米颗粒,在某种程度上爬进晶片抛光,关键是要确定发生了什么和能够优先考虑其他电路如何被使用,根据临界的打破。
做这项工作,但是,利润将会减少,从设计到制造。设计团队需要内置逻辑相当于ECC内存中同时最小化对权力和整体性能的影响。和在制造业方面,流程需要比过去更精确。
晶圆厂如此专注于工作芯片出门以最低的成本,得到印在死亡可能显著不同的原始GDSII切换到工厂。需要花更多的时间去沉淀,腐蚀,清洗、抛光、计量、检验、和许多其他的制造步骤为了加强过程和减少变异。和需要更多的关注在线监测和数据分析,从最初的老化结束生命的特定设备。
有一个设备故障转移和继续工作并不理想,但它是一个比拥有一个单点故障,从而降低一个系统。和那里的唯一方法——缺乏完整的系统冗余是转变行业心态。失败将会发生。但是这些失败可以通过准确预测网络传感器,和纠正行动基于预先确定的场景。在每一个新的流程节点,考虑到设计和终端市场的成本,他们将被使用,这可能更少的选择,更多的要求。
|
|
|
|
|
|
|
|
|
|
留下一个回复