自定义内存IP优化策略。
摩尔定律的规模优势在28纳米以下具有挑战性。在28nm以下的工艺节点，例如20nm, 14nm和7nm，每个栅极的成本将会下降，这不再是既定的。不断上升的设计和制造成本是导致这一趋势的因素。
与此同时，更少但更复杂的片上系统(SoC)设计的竞争趋势正在减少许多芯片设计团队的知识基础。知识的减少意味着前沿流程节点的IP可用性减少。如何缓解这些具有挑战性的趋势?
嵌入式内存继续主导着许多芯片的芯片区域，而不考虑工艺节点。这表明，通过在设计过程的早期定制SoC的内存架构，作为整体SoC功率、性能和芯片区域优化的一部分，可以获得显著的效益。
本白皮书探讨了这些挑战，并重点介绍了自定义内存IP优化策略作为14/16nm节点的解决方案。这些解决方案已经得到实施
包括机器学习、移动平板电脑、多协议交换机、光网络、运营商级以太网、游戏soc、数字电视(DTV)和医疗设备等多个细分市场。如需阅读更多，请点击在这里．
|
|
|
|
|
|
|
|
留下回复