把灵感来自3 d NAND闪存存储器技术的未来。
静态随机存取存储器(SRAM)一直是一个关键元素的逻辑电路初以来半导体工业的时代。SRAM单元通常由六个晶体管连接到彼此为了执行逻辑存储和其他功能。晶体管的大小6 t (6) SRAM单元稳步下降在过去的几十年中,由于摩尔定律和的大小减少晶体管密度布线和联系人。
令人惊讶的是,在SRAM半导体制造两件事从未改变:并排放置的晶体管一直做,和运营商(电子和洞)运输一直是表现水平。逻辑已经被困在x - y平面在过去的几十年里,不考虑架构的第三个维度作为路径与更小的足迹。
我们可以受到NAND闪存技术,已经从2 d到3 d几年前。让我们想象一个逻辑单元与翻转(垂直)晶体管,堆积在彼此之上。这个新的体系结构实现最小的记录SRAM单元尺寸(足迹被减少到只有一个晶体管)?这些问题被要求由Coventor半导体流程&集成团队Lam计算产品部门的几个月前,当他们看着SRAM技术的未来。
图1:五个模块的描述需要构建一个SSVT-SRAM架构。
团队使用了SEMulator3D虚拟制造软件来测试一个非常创新的新的SRAM架构的设计和工艺流程。这个新建筑被命名为SSVT(6垂直堆叠晶体管)sram单元。工作,于2021年2月在学报先进光刻技术会议,涉及0.0093 um的寻路和虚拟制造研究2SRAM单元。出版了设计、制造、加工的挑战需要克服,使采用这个竞争非常激烈的架构。一些更具挑战性的方面的技术包括接触形成的降落区晶体管源和流失,“通过”的设计晶体管栅极接触,过程中硅的能力两个层次(通道、源/排水和门口的形成)和模式和填充高纵横比的能力通过。这种创新的工作将帮助我们的客户更好地理解下一代逻辑体系结构的要求,并确保Coventor准备满足客户当前和未来的需要。
下载完整的白皮书”SSVT(6垂直堆叠晶体管)SRAM单元架构简介:设计和评估过程的挑战”了解更多信息。
|
|
|
|
|
|
|
|
|
|
|
|
留下一个回复