中文 英语

面对越来越多的芯片设计的复杂性


半导体行业继续面临着难以置信的压力在一个较小的区域提供更高水平的性能,较低的功率要求。从高性能systems-on-chip 5 g移动设备和网络基础设施的射频收发器,使自主车辆和工业物联网,当今的应用程序需求降低姿态,拜……»阅读更多

洞察高级DRAM电容器模式:评估使用虚拟制造过程窗口


连续设备扩展,过程窗口变得越来越窄,由于小特征尺寸和更大的处理步骤可变性[1]。半导体发展的一个关键任务在研发阶段是选择一个好的集成方案相对较大的窗口过程。当晶片测试数据是有限的,评估不同的集成方案的过程窗口可以…»阅读更多

线边缘粗糙度(l)如何影响半导体性能先进的节点?


BEOL金属线RC延迟已成为主导因素,限制了芯片的性能先进节点[1]。小金属球需要窄线CD和线间间距,介绍高金属线路电阻和线间电容。这是显示在图1中,它显示了一个模拟线路电阻与直线CD不同BEOL金属。即使没有……»阅读更多

3 d NAND虚拟过程故障诊断和调查


现代半导体过程非常复杂,涉及成千上万的个人互动流程步骤。在开发这些流程步骤,障碍和壁垒经常遇到意外的形式-上游和下游过程模块之间的相互作用。这些障碍可以创建一个在开发周期的长期拖延,增加成本。…»阅读更多

BEOL集成为1.5 nm节点和超越


当我们接近1.5 nm节点,将新的BEOL设备集成挑战。这些挑战包括需要较小的金属球,以及对新流程的支持。流程修改提高钢筋混凝土性能,减少边缘位置错误,并使具有挑战性的制造过程都是必需的。为应对这些挑战,我们调查了th…»阅读更多

加速半导体过程开发使用虚拟实验的设计


实验设计(DOE)是一个强大的概念在半导体工程研究和开发。并集的实验被用来探索实验变量的敏感性及其对最终的设备性能的影响。一个设计良好的能源部可以帮助工程师实现有针对性的使用有限数量的实验晶圆半导体器件性能。然而,在se……»阅读更多

加载模式对BEOL产量的影响在化学物质平面化和可靠性


化学物质平面化(CMP)需要在半导体加工的许多记忆和逻辑设备。CMP用于创建平面表面和半导体制造过程中实现均匀层厚度,并优化设备拓扑之前下一个处理步骤。不幸的是,半导体器件的表面不均匀CMP后,由于不同的是…»阅读更多

了解电气线路电阻在先进半导体节点


当评估减少金属线宽在先进的半导体器件,体电阻率不是唯一驱动电阻材料属性。在当地线尺寸小,电阻率是由晶界和表面散射的影响。因此,电阻率变化在一条线,和电阻提取需要占这些次要的现象学……»阅读更多

评估STI休会剖面控制先进FinFET的影响性能


剖面变化是最重要的一个问题在半导体器件制造和扩展。这些变化可以降低芯片产量和设备性能。虚拟制造可以用来研究剖面变化非常有效和经济的方式,避免过程周期时间和硅片成本的工厂。在这篇简短的文章中,我们将回顾STI (s的影响……»阅读更多

使用虚拟图书馆提高半导体制造过程


人们认为半导体过程模拟库应该使用一个完美的理论背景,强烈支持开发经验数据。这可能是真正的学术研究中,研究人员正努力开发一个系统的方法来理解这一过程的机制。然而,这绝对不是真的在生产工厂,工程师需要快速…»阅读更多

←旧的文章
Baidu