中文 英语
陈宇德

陈宇德

(所有的帖子)
Yu De Chen是covenor半导体工艺与集成(SPI)团队的成员。Chen于2012年至2014年在台积电担任CVD和外延工程师，负责16nm和20nm外延工艺的实施。2014年，他加入台湾UMC，担任高级OPC工程师，负责高级节点的模式设计和设计技术协同优化。陈于2017年7月加入考凡特，目前在考凡特台湾SPI集团工作，从事半导体工艺开发和应用工程。他在台北市国立台湾大学应用力学研究所获得硕士学位。

作者最新文章

线边缘粗糙度(LER)如何影响高级节点的半导体性能?
通过陈宇德- 2022年9月26日-评论:0

在高级节点[1]上，BEOL金属线RC延迟已成为限制芯片性能的主要因素。较小的金属线间距需要更窄的线CD和线与线之间的间距，这就引入了更高的金属线电阻和线与线之间的电容。图1演示了这一点，其中显示了不同BEOL金属之间的线电阻与线CD的模拟。即使没有……»阅读更多

评估STI隐窝轮廓控制对高级FinFET性能的影响
通过陈宇德- 2021年10月21日-评论:0

廓形变化是半导体器件制造和规模化过程中最重要的问题之一。这些变化会降低芯片成品率和器件性能。虚拟制造技术可以非常有效和经济地研究晶圆轮廓的变化，避免工艺周期时间和晶圆成本。在这篇短文中，我们将回顾性传播疾病的影响。»阅读更多

用于3D NAND器件的高级图形技术
通过陈宇德- 2019年8月15日-评论:0

在摩尔定律的驱动下，存储器和逻辑半导体制造商追求更高的晶体管密度，以提高产品成本和性能[1]。在NAND闪存技术中，这导致了3D结构的市场主导地位，而不是2D平面器件。通过增加3D NAND器件[2]中的堆栈层数，可以线性增加器件密度。在th…»阅读更多

先进的3D设计技术协同优化可制造性
通过陈宇德- 2018年4月30日-评论:0

作者:陈宇德，Jacky Huang，赵大龙，谷江江(Jimmy)和Joseph Ervin成品率和成本一直是半导体产品制造商和设计师的关键因素。这是一个持续的挑战，以满足产量和成本的目标，由于新的设备结构和工艺创新的复杂性日益增加，以实现改进的产品性能。»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu