探索潜在的设计和制造方案没有大量的晶片。
实验设计(DOE)是一个强大的概念在半导体工程研究和开发。并集的实验被用来探索实验变量的敏感性及其对最终的设备性能的影响。一个设计良好的能源部可以帮助工程师实现有针对性的使用有限数量的实验晶圆半导体器件性能。然而,在半导体设计和制造,美国能源部(或实验)空间通常是不充分的探讨。相反,非常传统的试验和错误的方法通常用于探索实验空间有限。这是由于这样的事实,有太多的变量在半导体制造过程中充分发挥整个设计和制造空间。探索整个能源部空间可能需要极其大量的晶片运行(重要的晶片成本和周期时间)。这使得我们负担不起或不现实的完全探索所有潜在的设计和制造方案。在这种情况下,虚拟流程模型和虚拟时可以是一个有价值的工具探索大量潜在的解空间,加速过程开发,同时减少硅实验成本。在这个博客中,我们将提供一个例子,我们如何使用一个虚拟的能源部保持空白控制使用鞠躬概要文件规范通过W高纵横比设备灌装过程。 In our example, the W fill process is performed using an in-situ deposition-etch-deposition (DED) methodology.
基于Si SEM图片和每个灌装步骤的基本行为,通过W灌装过程重建使用SEMulator3D虚拟流程建模。建模过程包括:1)传入沟腐蚀(BT、BTOE我,OE), 2) d过程(沉积1日1日深度腐蚀剂,第二沉积过程),和3)无效的跟踪和虚拟测量孔隙体积。流程模型中的每个步骤是校准匹配实际的Si概要文件。模拟3 d输出结构使用SEMulator3D密切与Si生成图像,具有类似空白位置和孔隙体积(参见图1)。图1显示每个等效过程一步SEMulator3D与实际的硅晶片。使用新校准模型,三个虚拟与超过500个模拟运行完成理解不同制造业的影响变量在孔隙体积和弓的CD。
图1:d校准过程。
在我们的第一个能源部,我们进行了沉积和蚀刻量分割实验使用d流程步骤。我们得知空隙体积可以减少,但不会消除我们的测试条件下,而淀积层不应大于45%的CD(参见图2)。
图2:d轮廓,阴谋,DOE1输出结构。
第二个能源部添加了一个额外的沉积/蚀刻过程步骤校准模型(一个黛德的过程序列)。这些额外的沉积和蚀刻步骤设置在同一沉积和蚀刻范围(D1和E1)被用于第一DOE。D1 / E1实验将表明,孔隙结构可以获得自由D1和E1 47的值和52 nm,分别(参见图3)。注意这个黛德的过程有额外的沉积和蚀刻步骤序列与能源部# 1相比,这就增加了加工时间和降低吞吐量相比,早期使用的简单的维过程。
图3:黛德轮廓,DOE2情节和输出结构的水平。
在第三个能源部,我们执行传入通过配置文件分割实验通过调整BT腐蚀行为参数。在BT腐蚀分裂,我们使用了能见度SEMulator3D的腐蚀特性建模过程。源σ(BTA)和腐蚀因素(事实)的输入参数修改在虚拟实验。虚拟通过蚀刻完成后,虚拟计量是用来测量最大弓从每个模拟运行CD和位置。使用这种方法,BTA(突破源σ)和事实(超过腐蚀量)实验将被用来生成虚拟结构,和弓CD和位置测量和绘制。第三能源部的结果表明,孔隙结构可以获得自由,弓CD足够小。我们还了解到,孔隙体积会显著增加时,弓CD > 150海里(参见图4)。这些结果,我们现在可以使用第三能源部业绩最优选择我们的制造参数,进行Si验证。
图4:通过轮廓分割轮廓传入,情节和输出DOE3结构水平。
通过设置我们即将通过鞠躬规范< 150海里(145海里,如图5所示),空白自由结构得到最后Si的过程。在这种情况下,我们的硅匹配我们的模型预测结果,空虚的问题是解决了。
图5:SEMulator3D预测结果和实际如果结果当船头CD < 150海里。
在这个演示,SEMulator3D建模和虚拟能源部进行优化的执行d W填充并生成一个紧密的结构。减少无效或无效免费结构被确定在所有三个。如果使用DOE3结果完成后,验证和证明,我们已经解决了无效的问题。如果结果匹配模型的预测,在更短的时间比可能使用反复试验验证。这个实验表明,虚拟并能成功地减少空隙体积在d W灌装过程中,虽然加速过程开发和降低硅晶圆测试成本。
|
|
|
|
|
|
|
|
留下一个回复