麻省理工学院的研究人员发表了一篇题为“芯片上实时地图尺度连续互信息的高效计算”的新技术论文。
找到这里是技术文件．
“在本文中，我们为MI计算介绍了一种新的硬件加速器架构，该架构具有低延迟、节能的MI计算核心和优化的内存子系统，可提供足够的带宽来充分利用内核。核心采用交织对抗递归算法，工作负载平衡和数值逼近降低延迟和能耗。我们用现场可编程门阵列(FPGA)实现了这种优化的架构，它可以在1.55毫秒内计算整个201 × 201占用网格中所有单元的MI(例如，代表0.1米分辨率的20.1m × 20.10 m地图)，同时消耗1.7 mJ的能量，从而最终实时呈现整个地图的MI计算，并且能源成本仅为传统计算平台的一小部分。”
K. Gupta, P. Z. X. Li, S. Karaman, V. Sze，“芯片上实时地图尺度连续互信息的高效计算”，IEEE/RSJ智能机器人与系统国际会议(IROS)， 2021年9月。
相关阅读
如何优化处理器
处理器设计至少有三个体系结构层，每一个都起着重要的作用。
IC架构的转变，oem缩小了他们的关注点
随着芯片公司定制设计，可能出现的陷阱越来越多。更紧密的合作和收购可能会有所帮助。
留下回复