标签:低延时

低延迟、节能的MI计算HW加速器架构(MIT)
通过技术文件链接- 2022年12月1日-意见:0

麻省理工学院的研究人员发表了一篇题为“芯片上实时地图尺度连续互信息的高效计算”的新技术论文。在这里找到技术文件。“在本文中，我们为MI计算介绍了一种新的硬件加速器架构，该架构具有低延迟、节能的MI计算核心和优化的内存子系统，提供了足够的…»阅读更多

5G即将到来
通过凯文·福格蒂- 2019年8月29日-评论:0

运营商和芯片制造商正在庆祝首批符合标准的商用5G服务的推出。高通工程副总裁John Smee最近在波士顿IEEE国际微波研讨会(IMS)的5G峰会上表示:“我们正式进入了5G时代。”商业端也在发生变化。美国主要运营商威瑞森、AT&T和斯普林特已经设定了…»阅读更多

低延迟图像采集和处理与可编程视觉系统片上
通过弗劳恩霍夫东亚峰会- 2018年9月12日-评论:0

这项工作旨在证明在图像采集和处理之间具有非常高延迟要求的图像处理任务中使用视觉片上系统的好处。通过利用列-并行，混合信号数据路径，这是完全由软件定义的三个特定于应用程序的指令集处理器(asip)，可以分析多个感兴趣区域内的图像数据…»阅读更多

基于VSoC的GALS NoC异步绑定数据路由器的实现
通过弗劳恩霍夫东亚峰会- 2018年5月9日-意见:0

异步片上网络的设计越来越受到人们的关注，因为一个完整的异步实现可以解决大型网络的同步问题。然而，异步电路缺乏适当的设计流程，因为它们的功能通常依赖于时间限制，而普通CAD合成工具不广泛支持时间限制。这篇论文提出……»阅读更多

Rambus GDDR6 PHY IP核
通过Rambus- 2018年3月7日-评论:0

兼容jedec的Rambus GDDR6 PHY IP核是针对需要低延迟和高带宽GDDR6内存解决方案的系统进行优化的。PHY接口可在领先的FinFET处理节点上使用，支持两个独立通道，每个通道支持16位，总数据宽度为32位。此外，PHY支持速度高达16Gbps每引脚，提供高达6…»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2023 SMG |服务条款|隐私政策
Baidu