现有设计方法仍然是效率低下,容易出错和高度定制的,但那是可以改变的。
数字电路设计主要是自动化的今天,但大多数模拟组件仍是手工设计的。这可能很快改变。由于模拟电路设计日趋复杂,容易出错,设计团队和工具厂商都在关注如何自动化尽可能多的模拟电路的设计。
模拟设计是出了名的困难和多样。它可以包括从电源管理音频传感器、和高度定制的。使其难以开发工具,因为一种大小并不适合所有人。事实上,一个设计可能不同于下,即使是使用相同的设备。
模拟集成电路的基本构建块的设计,如放大器、比较器、开关、始于拓扑选择、规模和布局。
“对每一个步骤,有更复杂的模拟信号处理相比,数字的要求,“乌维为说,模拟IP工程师弗劳恩霍夫东亚峰会。“导致一个非常大的解空间,防止模拟电路设计师俯瞰整个设计空间。它也激励他们不断寻找设计变异,更好地适应他们的需求。因此,即使是小的变化需求往往会导致一个完全重新设计的电路,和重用现有的电路甚至布局非常低。”
结果是很多努力设计模拟部分相比,数字部分种每设备或per-chip-area基础。此外,设计的质量在很大程度上依赖于个人的经验的设计师。
“在数字世界中,是解决复杂性问题的离散化设计空间预定义的性能变异和常规布局形状对于每一个构建块,“为说。“主要,这减少设计空间复杂性(除了自然简单的数字信号处理)使高自动化水平的数字设计流程。”
自动化方法
模拟电路设计总是会有一个提示的黑人艺术与它相关联的,但是有一些方法可以改善的可预测性和可靠性设计。
“模拟自动化永远不会在同一级别的数字,这是好的,”说Magdy Abadir,负责营销的副总裁Helic。“我们已经走过了漫长的道路,很多正在取得进展。更多的分析和优化工具是必要的探索设计空间,我们必须解决这些块之间的交互SoC,包括电磁耦合等现象。IP必须验证环境中它将被纳入调查是否有任何耦合问题。”
另一个需要工作包括模拟电路老化。这是很难与数字电路分析和预测,但它与模拟的更加困难。
有两种方法用于分析定制集成电路的可靠性设计,艺术Schaldenbrand说,高级产品经理节奏。首先是安全操作检查应用于可靠性的问题,运行在标准的模拟,并报告如果设备压力足够大,导致“重大”设备特征的变化。然而,这种方法有一些局限性。
”什么是“重要的”设备特征的变化?如何改变设备特征转化为电路性能的变化?结果只提供信息设计是否通过或失败但没有洞察设计余量,”Schaldebrand说。
第二种方法是进行帐龄分析,包括模拟压力设备的经验对其操作寿命,计算设备退化由于操作,然后模拟的设计——包括设备退化对电路性能的影响。在模拟的结果可以用同样的方法检查用于设计验证。使用检查相比,帐龄分析需要额外的模拟,他说。
弗劳恩霍夫为模拟电路设计自动化提供了两个额外的方法。一是处理与增加计算复杂性的努力,包括拓扑合成,设计中心,合成收率优化,文中针对布局。二是降低复杂性通过重用现有的知识。减少复杂性的例子包括之间找到一个折衷的信心属性,和灵活性,以使其适应特定需求。
“虽然silicon-proven的图书馆努力“诱导多能性”提供最高的信心,但没有灵活性,软ip或所谓的发电机可以编译一个通用的电路描述(包含专家设计知识)在几秒钟内与可调拓扑示意图和布局,大小,布局,甚至工艺”为说。
弗劳恩霍夫认为可持续的方式自动发生器模拟电路的设计方法结合特定参数的优化。这需要一个图书馆的电路发电机的基本构建块。这里的目标是减少设计参数空间的复杂性,同时保持合理的性能参数空间的覆盖率。这也需要自动化和参数化符号的生成,示意图,布局、测试长椅和模型。这会导致模拟设计的可移植性穿越过程技术和不同的设计环境。
第二,灵活性需要留存,以便开发新电路。这可以通过采取以下措施:
“生成电路的可靠性可以通过一个可选的控制考虑布局的措施,如电流密度和EM”为说。“这可以支持的接口与现有的分析工具。设计过程的可靠性增加仅仅通过自动化的重要的设计步骤,从而导致更多的可重复的结果,不包括人类对这些步骤失败。”
仍然有这么多项目指定的高性能和高功能要求混合信号集成电路,模拟模拟与数字设计和testbenches,亚当·谢尔说,集团营销总监节奏。
某些模拟/混合信号仿真工具可以一起使用,以保证系统的模拟电路继续正常工作环境在整个生命周期。
“既然等现象NBTI增加阈值电压和降低流动性,它影响时间、动态能力,泄漏电路数字标准电池,所以工程团队遵循模拟与越来越多的混合信号仿真模拟,”谢尔说。NBTI”的影响,是物联网的关键力量,移动,在汽车设计中越来越多。”
新需求
的最严重挑战之一今天设计师应对日益SoC复杂性,设计更可靠更有效地模拟电路。
“年前,分别模拟组件的设计,然后粘到系统在董事会层面,但是今天的soc需求越来越多的车载模拟功能来满足性能和成本要求,“Ranjit说Adhikary,负责营销的副总裁ClioSoft。“因此,使用模拟/混合信号soc中的块飙升在过去的十年。同时,设计时间变得更严格的和成功的压力比以往任何时候都更加明显。更重要的是,设计团队现在分散在一个地区或全球范围内,增加一层的复杂性。”
模拟和开发人员混合信号IP块,还有无情的挑战必须为新流程重新设计街区节点利用改进生产和更优化的设计规则。
“测试芯片的新流程节点主要铸造厂是昂贵的和经常需要一些变体的此后,增加时间给定的设计项目,“Adhikary说。跟踪这些元素可以是一个挑战。此后铸造厂和开发人员,保持这种复杂性也令人生畏。例如,哪个IP使用铸造或此后录音了?哪个客户是使用哪个此后吗?此后这些基础库使用什么?”
这种信息尤为重要,作为加入更多的模拟设计和设计复杂性增加。
“设计师应该能够轻松地浏览和比较模拟/混合信号IPs特定的此后,检查其可追溯性之前重用为另一个进程节点或修改它,”他说。“他们需要快速访问数据,包括设计规范,验证套件,开放问题和知识库中细节问题和决议是什么项目。公司内部设计师现在需要一个门户,他们可以很容易地访问所有设计无论在公司内部设计,主题课程访问数据所需的批准。”
有关的故事
|
|
|
|
|
|
|
|
|
|
留下一个回复