多少测试是足够了吗?

芯片制造商朝着更好的几何图形,IC设计明显变得更加复杂和昂贵的。考虑到巨大的风险,芯片制造商必须确保零件在出厂前的质量门。作为质量保证过程的一部分,需要一个良好的测试策略。

但多年来,IC制造商都面临着同样的困境。一方面,他们想要一个严格的测试方法,以防止不必要的字段返回。另一方面,他们不愿意支付溢价为测试,有时认为这是必要之恶。

记住这些趋势,IC制造商和他们的客户,经常处理相同的基本问题。多少测试足够测试对于一个给定的部分?

答案是没有这么简单,“足够测试”这个词对不同的人意味着不同的东西。这可能意味着测试时间和测试覆盖率。它还可能包括测试人员的数量和EDA工具供应商抛出这个问题。“对我来说,它总是转化为成本,这是由测试时间,其次,周期时间,”艾拉费尔德曼说,测试老兵,费尔德曼工程负责人。“更高的报道通常可以通过更多的测试时间和工程时间写测试。”

如果“足够测试”仅是衡量成本,那么它可以归结为单纯的便士。平均平方厘米的硅集成电路包装成本约4美元。通常,芯片制造商愿意花只有约5%的这一数字,或约20美分,高端设备的测试。说:“这可能是更低或更高拉尔夫Stoffels,产品营销和解决方案架构主管吃供应商效果显著。“这取决于设备和竞争形势。”

Teradyne SOC营销副总裁格雷格•史密斯,从另一个角度看这个问题。“足够的测试被定义为水平的缺陷,客户愿意容忍,”史密斯说。“他们会做足够的测试达到这一水平。除非他们对他们的过程中,他们不会比这做得更多,因为有相当因果关系的测试和测试成本。”

关键的指标是有缺陷的ppm (DPPM)。“以前是汽车工业要求DPPM低于100。实际上,他们现在把他们的供应商10 ppm缺陷,”史密斯说。“其他的行业,就像个人电脑和其他消费设备,将显著高于。但如果你看的那种卷三星和苹果手机,他们需要他们的供应商达到DPPMs接近汽车质量的水平。”

所以总的来说,这些和其他芯片,集成电路制造商必须遵循相同的公式。他们需要提高测试覆盖率和测试时间,以满足所需的DPPM水平,但他们一定没有达到总体制造成本。“你想保持平衡,”Steve接线盒说硅产品营销主管在导师图形测试解决方案。“你需要做更多的高质量的测试,但效率提高。所以,你必须更聪明的你如何做你的测试。”

测试流
多年来,集成电路测试行业经历了戏剧性的变化。例如,在1990年代,芯片制造商宣布战争的考验。当时,芯片制造商认为,测试成本太高,他们拒绝支付昂贵的自动测试设备在市场上(吃)。一般来说,许多吃的系统提供功能测试功能,这是一个昂贵的方法来测试整个芯片的函数在一个包中。

这个策略见效了。响应客户的需求,效果显著,LTX-Credence Teradyne开发了一种新的低成本的模块化测试人员。事实上,巨大的和昂贵的日子吃系统。

在那个时候,还有一个重大转变从功能到结构测试。与功能测试、结构测试处理芯片级别的问题。使用的适当时机(DFT)技术,如故障模型和测试压缩、结构测试寻找制造缺陷,确保设备被正确组装。

在结构测试,芯片也划分成更小的子块。两种最常见的结构测试方法是扫描和built-in-self-test(阿拉伯学者)。扫描和阿拉伯学者利用芯片上的逻辑诊断、监控和测试设计。今天吃的系统效果显著,LTX-Credence Teradyne可以处理功能和结构测试。

“十年前,有一个不同设计的复杂性。你能渡过。许多设备功能测试是可行的,”说,导师的插座。“越来越多,不再如此。现在,我们已经搬到测试示例。我们正在寻找方法来获得更好的覆盖基于结构的测试。”

一般来说,DFT-based结构技术代表大约70%到80%的设备整体的测试覆盖率。剩下的测试覆盖处理在测试和组装流程。晶圆加工的工厂后,晶片通过以下措施晶片验收测试;晶圆探针/排序;集成电路包装;和最终的测试。

最重要的是,许多芯片制造商已经实现了一个自适应测试技术”流。简而言之,自适应测试利用软件分析工具,它提供的信息每个测试的性能在众多的部分。例如,给定的工具可以确定哪些测试可以安全地删除的流程,从而降低成本。

“通常情况下,测试是做的是二进制。如果你符合标准,经过。如果不是,一部分失败,”大卫说公园,为最优+营销副总裁,适应性测试和制造智能工具供应商。“还有一个更成熟的看待问题的方式。事实上,芯片制造商必须有一个的更多质量构建到系统之前,航运。我们看它的方式是:‘好真的好吗?’”

回到功能测试?
今天,一个给定的测试方法和流程取决于芯片设计和应用。例如,在wafer-level包和2.5 d / 3 d堆叠死,很大一部分测试覆盖的期间进行晶圆测试探测器。

对于许多复杂的芯片芯片制造商仍然使用结构测试,但他们还没有完全放弃functional-like测试技术。“这一趋势是搬到一个地方大家都以为你需要越来越少的报道。世界将结构测试和扫描,你可以做任何“显著的Stoffels说。

“随着智能手机的出现,改变了,“Stoffels说。“从我的角度来看,它有很多的大玩家在移动。他们真的不能有工厂返回他们的电话。所以更重要的是有良好的测试覆盖率。当然,他们不会说:‘无论成本是好的。“没有人会给(吃供应商)提高测试覆盖率的价格。但有新的考虑。这意味着测试覆盖率。这意味着新方法的数据测试”。

显然,转向更复杂的芯片在智能手机和其他产品促使需要更多的测试覆盖率。甚至在某些情况下,芯片制造商将需要额外的测试步骤,称为系统级测试。

例如,芯片制造商想要测试的应用程序处理器。集成电路制造商将开发板,类似于手机的印刷电路板。板,测试套接字处理器的配置。电力应用于董事会和系统启动。通过或失败。然后,处理程序将另一个芯片在董事会和重复的过程。

“几乎所有数字IP通过结构测试主要是测试在这一点上的时间。只有外部接口和混合信号的IP块设备相关功能测试,”史密斯说,Teradyne。“与多核等非常复杂的设备和应用程序处理器,使用测试(设备)的依赖结构测试。但最终没有得到终端客户想要的质量。所以至少循环的一部分,设备通过一个系统级测试插入。”
从系统级测试是昂贵的,整个过程只有在工程阶段进行或设备的早期斜坡。“随着时间的推移,收益率在系统级测试。当收益率足够高,那么他们会带走插入系统级测试,”史密斯说。

搬到finFETs
测试流量预计将看到更多的在从平面设备转向finFETs波动。“FinFETs有两个属性,这需要更多的测试,”效果显著的Stoffels说。“一个属性是他们使用多个测试模式。另一方面是那些设计运行在更低的电压供应。那些需要一个更仔细的界面设计”。

finFETs,测试工程师有几个选项。“一个方法去更广泛,使用更多的针扫描访问。在多站点,限制你,”Stoffels说。“另一个方式是狭窄的访问和更高的速度。从技术上讲,从测试的角度来看,这是一个更好的选择,因为它是便宜构建高速通道。在这两种情况下,你的速度测试。你可以测试向量。这并不意味着测试成本上升。我们可以继续测试成本不变。”

测试时间取决于方法论。对于finFETs和其他复杂的设备,将测试向量的激增DFT的极限。基本上,DFT-based测试包含各种组件,如断层模型、自动测试模式生成(生成)和压缩。断层模型所需的缺陷检测。生成需要设计高故障覆盖率的测试内容。生成时间也使用测试压缩技术来减少测试模式的过程。

随着芯片复杂性的增加,问题是能够DFT保持领先一步。“十年前,人直接生成时间。他们会创建测试模式,然后将它们存储在一个测试人员。他们会做。但随着测试模式不断增加,说:“你不再想做导师的插座。

“压缩进入玩大约10年前,你可以压缩的所有不需要的数据,存储关键数据。在过去的10年里,我们一直在改善我们如何可以压缩和de-compress数据。十年前,压缩能力可能是3 x 5 x /定期生成。如果你今天看它,也不是什么罕见的事情得到200 x 500 x压缩。持续增长。所以设计变得更大,你需要保持效率,”他说。

不过,问题是:多少测试是足够的和代价是什么呢?“经济决定。这是一个问题,你想花多少钱在DFT与你想花多少钱在吃设备与你想花多少钱在领域的回报,”接线盒说。“但是如果你看看每个晶体管为测试的成本,必须继续下去。”