AI-driven工具和广泛的数据共享将简化结构和功能测试的选择。
这篇文章是一个浓缩版的一篇文章,发表在2022年11月/ 12月出版的芯片规模审查。适应与许可。读原文https://chipscalereview.com/wp-content/uploads/flipbook/30/book.html,26页。
在早期的太空探索,宇宙飞船是由小团队的宇航员,他们大多数都是经验丰富的测试飞行员密切了解他们的车辆和所有变量之间的交互控制工艺。同样的,早期的集成电路(ic)是由小团队的工程师,经常设计,布局,甚至开发测试设备。值得注意的是,测试是最常见的功能,通常是模拟和测试接口。多年来,ICs已变得更为复杂,团队规模和组努力呈指数级增长。今天,基本限制行业的持续增长不再是门长度,但团队规模和力量。
竞争与无约束增长测试数据量,以及努力,需要驯服这种增长的愿景在不久的将来。这一愿景必须专注于智能应用,硅晶体”启动、“post-silicon验证(PSV)测试和生产测试。挑战,套用《星际迷航》,大胆地去的地方没有测试解决方案。
本文描述了四种不同的验证和测试方法和他们的价值观和关注如何将随着时间的推移,然后讨论了有限增长的工具和方法在功能测试和埃因霍温。展望未来,通过利用等建立最佳实践标准接口,自动化和可伸缩性,我们首先能够简化硅启动。
早期的设备测试和功能验证通常涉及五个要素:
这些年来,越来越复杂的设备和无情的上市时间(TTM)压力导致多个设置启用并行工程的必要性。注意,专家们仍然需要功能测试设置当再次呼吁帮助收益和实地调查。
第一个自动测试设备测试所有功能。一些人认为最有价值的ATE-based测试仍然是功能。这些测试在吃用一些容易理解的仪器互联通过严格控制测试设备(DUT)接口确认尽可能在任务模式下设备的正确操作。功能测试在吃通常模拟,测量参数如Vmin和Fmax极端温度。吃什么功能测试不能做是需要附加内存运行测试,外围设备,或两者兼而有之。缺乏是功能齐全的测试覆盖率驱动了最近使用的系统级测试(SLT),讨论了方法4。
随着集成电路越来越数字化,扫描链提供了一个标准的方式来访问DUT的内脏,和自动测试图案发生器(生成)解决繁琐的模式生成的挑战。多年来生成时间的使用是非常成功的,因为它:
当设备复杂性增加时,所需的测试数据量也遍历逻辑并确认适当的逻辑单元操作。国际半导体技术发展路线图(也是),追踪这个不断增长的数据量,显示年前结构性测试生成的努力比摩尔定律增长更快。逻辑的水平变得越来越深,需要越来越多的向量有效地获得所需的可控制性和可观测性测试部分。
结构性测试的一个重要限制,这就需要SLT的增长和持续利用功能验证工作,是不断增长的断层类型列表结构测试目标。此外,趋势More-than-Moore multi-die集成汇集了多种设备和加剧了测试的挑战。
多年来,SLT提供了价值通过检查设备可以在其end-application模式(例如,它可以启动一个操作系统和运行代表最终用户应用程序)。因为它的测试发生在流,它更多的问题在各种核心的边缘和/或设备(即接口错误)。干净的一致支持设备,同时保持可见性设置需要捕获错误是可见SLT硬件设置的关键。设备与on-die处理器,最近的努力毕业超出升高运行例程运行自动生成的代码序列,利用和确认嵌入式处理器的能力序列通过测试在执行他们的职责。
设备验证/描述,功能测试在吃,结构测试和SLT将继续在21世纪找到使用。但是,正如《星际迷航》有了下一代,因此,也必须测试。下一代的测试显然需要更聪明和更精简。前进的角色数据和人工智能(AI)简况智能工具(图1中,紫色)将变得更加明显,允许测试精简和风险降低。
另一个重大变化的可能性是使用数据从其他来源(图1,浅蓝色),重点测试领域的关注和调整测试利润率降低运输风险的一个坏的部分同时最小化测试的成本。吃的工具和能力可以提供如下所示的方法;最新的大胆。
图1:多种工具,包括埃因霍温和吃,用于设备检验。
首先硅的到来之前,设计验证包括运行测试用例在模拟器或模拟器在伟大的长度。令人难以置信的增长在设备复杂性大大增加所花费的时间和精力来验证设计tape-out前。提高工程效率、测试开发必须由标准化的方法和工具支持。最新的标准使系统级建模和测试设计便携式测试和刺激标准(PSS),由Accellera开发。PSS是支持的主要电子设计自动化工具和显著增加测试质量和缩短上市时间(TTM)在设计验证通过提高工作效率。
这个行业需要“左移位”一直在探索其他作品[1,2]。就像一些测试内容必须转向wafer-level测试,所以,也提高TTM的首选路径,减少的可能性re-spin晶圆测试内容进一步转向左边,扩大硅晶体到来之前验证工作。pre-silicon验证有一定的局限性,例如,抽象的、更高级的模型(如虚拟原型)可能无法提供一个准确的估计功耗或Fmax给定的代码片段。优化的测试内容和价值在通讯过程的每一步都在21世纪是一个关键的挑战。
虽然在运行scan-based结构性测试的真正价值,不幸的是,历史已经证明,这些测试是不足以确认设备是真正的功能。利用今天的多周装配周期,巨大的价值可以通过运行一些任务模式功能测试晶圆探针。通过功能测试内容迁移到晶片的水平,公司保存多个星期的TTM在设备开机阶段[3]。一种方法对测试内容迁移到更早的测试步骤是使用效果显著的链接规模数字信道卡片V93000平台(图2)。LinkScale卡片启用基于软件的功能测试使用USB或作为PCIe,除了扫描测试先进的半导体,并解决测试挑战要求这些接口运行全部协议模式,添加V93000系统测试功能。
图2:持续验证和测试增加带来价值。
LinkScale已经证明其价值在硅晶体的情况下通过提供一个简单的路径为研发工程师快速执行传统的功能测试验证步骤后第一个硅的到来。早期验证推进时钟确认真正好的设备,而且速度应该需要识别问题和解决方法。也许最重要的价值,这种方法在资源需求。新的解决方案提供了一个快速和容易的路径使研发工程师以充分利用他们的设计,强调使用困难或无法察觉的微妙之处pre-silicon验证技术。此外,工程师可以探索操作角情况下的影响并不完全是沟通或理解的几天内第一个硅的到来!
因为pre-silicon验证的局限性,设计工程师经常呼吁调整权力和高频性能第一硅到来后不久。这种调整需要一个有效的流程提供一组全面的PSV测试,支持灵活的参数化。没有全面的PSV,识别边缘,一个最终产品可能出现错误行为在一定的环境条件和加载。行业经验在许多方面的例子是“沉默的数据损坏”在数据中心设备在特定情况下交付错误结果。
效果显著的穰规模试验站简化或交货可以取代昔日的长椅上设置。它提供了一个干净的和一致的工作空间,也是相同的设置用于生产测试V93000吃。测试站支持功能性和结构性测试内容执行,允许PSV工程师两个域之间的无缝地转移到确认不正确行为的根源。结构测试功能添加到板凳上环境允许测试工程师进入测试提高能见度的或者有问题的部分和控制。
埃因霍温努力的另一个新功能是功能测试,其中的软件功能测试生成测试序列提供输入工作(图3)。例测试站,加上创造性的软件工具,允许探索广泛范围的寄存器设置自动确定最佳操作条件以更少的人力工作。
图3:Software-derived测试使LinkScale检查实际的代码能够工作在实际的硬件。
几乎所有测试内容需要移动到晶圆测试步骤如果我们要有机会实现KGD。我们已经进入了一个空间,我们有太多的测试和没有足够的时间来运行它们。制造商今天通常约10 - 50%的可用模式集晶圆探针因为vector-memory和/或测试时间限制。前进的问题是如何选择模式运行在每个测试插入点。今天,这是一个艺术留给高级测试分析师;向前发展,这种艺术将受益于AI-driven工具和广泛的数据共享。
这个空间增长的重大机遇的数据驱动测试选择技术,使结构和功能测试选择过程进行更明智。继续,行动,考虑包括:
随着我们进入21世纪的测试中,事情会变得更加集中和动态。毫无疑问,数据将被国王。毫无疑问,测试在HSIO接口将成为关键测试时间减少。也许最重要的是,大数据的角色在决定每个设备被测试的价值和局限性会凝固。
穰规模前测试站(图4)取代多个仪器和缠结线的简化集成系统,提供了一个干净的和一致的工作区。一个一致的接口实现一致的结果。
图4:验证设计的老方法(a)取代了显著穰规模前测试站(b),显示停靠M4171远程控制的处理程序。
考虑到数据的作用在未来将继续扩大和成长,很预言《星际迷航:下一代有一个机器人叫数据谁给了声音,我们面临的挑战:“这是斗争本身是最重要的。我们必须努力更比我们。它并不重要,我们永远不会达到我们的最终目标。自己努力收益率回报[4]。”
引用
|
|
|
|
|
|
|
|
|
|
留下一个回复